特許
J-GLOBAL ID：200903037773237880

並列信号自動位相調整回路

発明者：
藤田 武弘

藤田 武弘 について

, 
泉 太

泉 太 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 真田 有
公報種別：公開公報
出願番号（国際出願番号）：特願2001-171216
公開番号（公開出願番号）：特開2002-368605
出願日： 2001年06月06日
公開日（公表日）： 2002年12月20日
要約：
【要約】【課題】 装置間においてパラレルディジタルデータを伝送する際に用いて好適な、並列信号自動位相調整回路において、並列ラインの数が増加した回路を構築する際においても、装置サイズの増大、ひいてはコスト増大を抑制する。【解決手段】 所定の周波数の信号を生成する生成部10と、入力されるクロック信号の周波数に対して生成部10からの所定の周波数信号分低い周波数のクロック信号を発振する発振回路20とをそなえるとともに、各データ信号および発振回路20からのクロック信号における位相比較情報と、各データ信号,発振回路20からのクロック信号および生成部10からの信号における周波数情報と、を用いた三角関数演算に基づいて、発振回路20からのクロック信号を対応データ信号に同期するように調整して出力する調整回路30-1〜30-n,40-1〜40-nを、複数系列のデータ信号に対応してそなえる。
請求項（抜粋）：
クロック信号とともに複数系列のデータ信号を並列入力されて、上記のクロック信号を、各データ信号に同期するように調整する並列信号自動位相調整回路であって、上記のデータ信号またはクロック信号として用いられる周波数よりも小さい所定の周波数の信号を生成する生成部と、入力されるクロック信号の周波数に対して該生成部からの上記所定の周波数信号分低い周波数のクロック信号を発振する発振回路とをそなえるとともに、上記の各データ信号および発振回路からのクロック信号における位相比較情報と、上記の各データ信号,発振回路からのクロック信号および生成部からの信号における周波数情報と、を用いた三角関数演算に基づいて、該発振回路からのクロック信号を上記対応データ信号に同期するように調整して出力する調整回路を、上記複数系列のデータ信号に対応してそなえられたことを特徴とする、並列信号自動位相調整回路。
IPC (3件)：
H03L 7/00 ,  G06F 1/12 ,  H03K 5/00
FI (3件)：
H03L 7/00 B ,  G06F 1/04 340 D ,  H03K 5/00 V
Fターム (19件)：
5J106AA03 ,  5J106BB03 ,  5J106CC01 ,  5J106CC21 ,  5J106CC38 ,  5J106CC41 ,  5J106CC51 ,  5J106CC52 ,  5J106CC58 ,  5J106CC59 ,  5J106DD01 ,  5J106DD02 ,  5J106DD05 ,  5J106DD12 ,  5J106DD13 ,  5J106DD24 ,  5J106FF07 ,  5J106GG10 ,  5J106KK39
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM