特許
J-GLOBAL ID:200903037923013748

ボルテージレギュレータ回路

発明者:
出願人/特許権者:
代理人 (2件): 渡邉 昌幸 ,  磯村 雅俊
公報種別:公開公報
出願番号(国際出願番号):特願2005-077019
公開番号(公開出願番号):特開2006-260193
出願日: 2005年03月17日
公開日(公表日): 2006年09月28日
要約:
【課題】製造プロセスでは低減することが困難であったチャネル長変調効果を、回路構成により低減し、ボルテージレギュレータの出力電圧の入力電圧依存性を小さくする。【解決手段】出力制御用MOSトランジスタM30のゲートに二段増幅回路23の出力が接続されたボルテージレギュレータにおいて、二段増幅回路23の定電流回路を構成するトランジスタM20にカスコード接続されたトランジスタM21を設ける。カスコード接続されたトランジスタM21にゲート/ソース間電圧またはゲート/基板間電圧が一定電圧となるようにゲート電圧が印加されている増幅回路を二段目増幅回路23として用いる。なお、出力制御用MOSトランジスタM30のゲートに差動増幅回路21の出力が接続された場合には、差動増幅回路21の入力トランジスタにカスコード接続されたトランジスタM21を設ける。【選択図】図1
請求項(抜粋):
出力制御用MOSトランジスタのゲートに二段目増幅回路の出力が接続されたボルテージレギュレータにおいて、 該二段目増幅回路の定電流回路にカスコード接続されたトランジスタを設けることを特徴とするボルテージレギュレータ回路。
IPC (2件):
G05F 1/56 ,  H03F 3/345
FI (2件):
G05F1/56 310C ,  H03F3/345 B
Fターム (28件):
5H430BB01 ,  5H430BB09 ,  5H430BB11 ,  5H430EE04 ,  5H430FF04 ,  5H430FF13 ,  5H430GG01 ,  5H430GG09 ,  5H430HH02 ,  5H430HH03 ,  5H430JJ07 ,  5J500AA01 ,  5J500AA58 ,  5J500AC00 ,  5J500AF20 ,  5J500AH10 ,  5J500AH14 ,  5J500AH17 ,  5J500AH25 ,  5J500AK00 ,  5J500AK01 ,  5J500AK05 ,  5J500AK09 ,  5J500AK11 ,  5J500AK47 ,  5J500AM17 ,  5J500AM21 ,  5J500AT01
引用特許:
出願人引用 (7件)
  • バンドギャップレギュレータ
    公報種別:公開公報   出願番号:特願平11-149714   出願人:日本電気株式会社
  • 定電流回路、定電圧回路及び差動増幅回路
    公報種別:公開公報   出願番号:特願2002-157998   出願人:株式会社東芝
  • 降圧電源回路
    公報種別:公開公報   出願番号:特願平10-335418   出願人:日本電気株式会社
全件表示
審査官引用 (5件)
  • 降圧電源回路
    公報種別:公開公報   出願番号:特願平10-335418   出願人:日本電気株式会社
  • 演算増幅器
    公報種別:公開公報   出願番号:特願平11-225977   出願人:株式会社沖マイクロデザイン, 沖電気工業株式会社
  • 特開平3-013120
全件表示

前のページに戻る