特許
J-GLOBAL ID：200903038025878186
薄膜半導体装置およびその製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-191310
公開番号（公開出願番号）：特開平9-018011
出願日： 1995年07月03日
公開日（公表日）： 1997年01月17日
要約：
【要約】【目的】 同一導電型のトランジスタで構成することにより、少ない工程数で低コスト化することが可能な薄膜半導体装置およびその製造方法を提供する。【構成】 ガラス基板46上には、液晶表示パネル42と液晶駆動回路のドレインドライバ44とゲートドライバ45とが一体形成されている。このドレインドライバ44とゲートドライバ45を構成する薄膜トランジスタと、液晶表示パネルの各画素に設けられたスイッチング素子の薄膜トランジスタとは、全て同一導電型のPMOSトランジスタを使って構成されている。このため、1枚のガラス基板46上にドライブ回路と表示部とを同時に形成できる上、同一導電型のトランジスタを形成すればよいため、イオンドーピング回数が少なくて済むことから、製造コストを低く抑えることができる。
請求項（抜粋）：
1つの基板上に形成された薄膜トランジスタ回路に含まれる薄膜トランジスタ全体が同一導電型のトランジスタで構成され、前記複数の薄膜トランジスタで構成されたラッチ回路を含み、該ラッチ回路を複数含むドライバ回路が形成されていることを特徴とする薄膜半導体装置。
IPC (4件)：
H01L 29/786
, G02F 1/136 500
, H01L 27/12
, H01L 21/336
H01L 29/78 612 B
, G02F 1/136 500
, H01L 27/12 A
, H01L 29/78 616 A
