特許
J-GLOBAL ID:200903038214047996
半導体装置及びその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-046813
公開番号(公開出願番号):特開平10-242423
出願日: 1997年02月28日
公開日(公表日): 1998年09月11日
要約:
【要約】【課題】 蓄積容量の確保と電荷保持特性の向上を図る。【解決手段】 キャパシタ22は、例えば、シリコン酸化膜からなる層間絶縁膜20の溝内に形成される。層間絶縁膜20の溝の側面には、絶縁膜(シリコン窒化膜など)21が形成される。層間絶縁膜20の溝の側面及び底面には、ルテニウムなどからなる蓄積電極23が形成される。蓄積電極23上には、BSTOなどから構成されるキャパシタ絶縁膜24が形成される。キャパシタ絶縁膜24上には、全てのキャパシタに共通に設けられ、ルテニウムなどから構成されるプレ-ト電極25が形成される。隣接する2つのキャパシタ22の電気的な分離は、絶縁膜20,21によって行われる。
請求項(抜粋):
溝を有する第1絶縁膜と、前記第1絶縁膜の溝の側面のみに形成される第2絶縁膜と、前記第1絶縁膜の溝の側面及び底面のみに、前記第2絶縁膜を覆うように形成される第1電極と、前記第1電極上に形成される第3絶縁膜と、前記第3絶縁膜上に形成される第2電極とを具備することを特徴とする半導体装置。
IPC (4件):
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
FI (3件):
H01L 27/10 621 C
, H01L 27/04 C
, H01L 27/10 651
引用特許:
審査官引用 (5件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平4-191109
出願人:株式会社東芝
-
特開平4-000755
-
特開平4-000755
-
半導体基板
公報種別:公開公報
出願番号:特願平7-235352
出願人:株式会社東芝
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平7-039517
出願人:シチズン時計株式会社
全件表示
前のページに戻る