半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-008406
公開番号（公開出願番号）：特開平9-198899
出願日： 1996年01月22日
公開日（公表日）： 1997年07月31日
要約：

【要約】【課題】ストレス試験時の消費電流を低減することによって、生産性を落とさず、かつ、高信頼性を有する半導体記憶装置を提供することである。【解決手段】 1つの半導体基板上に、メモリセルアレイ2に電圧を供給するメモリセル電源専用パッドPAD1と、周辺回路3に電圧を供給する周辺回路用電源パッドPAD2が分離して配置される。ここで、昇圧回路4は、通常モードにおいてはメモリセル電源専用パッドPAD1から供給される電源電圧をメモリセルアレイ2に供給する一方、バーンインモードにおいてはセル状態判別回路5から供給されたハイレベルのバーンインイネーブル信号BIEに応答してメモリセルアレイ2に昇圧電圧を印加する。

請求項（抜粋）：

通常モードと昇圧モードを有する半導体記憶装置であって、半導体基板と、前記半導体基板上に形成されたデータ記憶手段と、前記半導体基板上に形成された前記記憶手段のための周辺回路と、前記半導体基板上に形成され、前記データ記憶手段に電圧を供給する第1の電源パッドと、前記半導体基板上に形成され、前記通常モードにおいては前記第1の電源パッドから供給された電源電圧を前記データ記憶手段に出力するとともに、前記昇圧モードにおいては入力される昇圧信号に応答して前記データ記憶手段に昇圧電圧を出力する昇圧手段と、前記半導体基板上に形成され、前記周辺回路に電圧を供給する第2の電源パッドとを備える半導体記憶装置。

IPC (2件)：

G11C 29/00 303 , G11C 11/413

FI (2件)：

G11C 29/00 303 B , G11C 11/34 341 D

引用特許：

審査官引用 (11件)

特開昭57-012534
特開平4-054650
半導体集積回路装置
公報種別：公開公報出願番号：特願平4-120455 出願人：三菱電機株式会社

全件表示

前のページに戻る