特許
J-GLOBAL ID：200903038279289148

DRAM装置およびDRAM装置のリフレッシュ方法

発明者：
荒川 忠史

荒川 忠史 について


出願人/特許権者：
株式会社メルコ

株式会社メルコ について


代理人 (1件)： 横井 俊之
公報種別：公開公報
出願番号（国際出願番号）：特願2001-148972
公開番号（公開出願番号）：特開2002-343079
出願日： 2001年05月18日
公開日（公表日）： 2002年11月29日
要約：
【要約】【課題】 DRAM装置内の処理によってリフレッシュ速度を制御するため、DRAM装置でのリフレッシュ速度の制御状況とCPUのDRAM装置に対するアクセス動作状況とに基づいて二つの状況を調停するための調停回路を備えさせなればならない。【解決手段】 温度センサー16にて検出するDRAMチップ13の周囲温度に基づいて、リフレッシュ制御回路12にてリフレッシュ要求信号を生成するに際して、当該リフレッシュ要求信号を適宜間引いて生成しつつDRAMチップ13に対して出力することによって、簡易な構成でDRAMチップ13の周囲温度に対応して各周囲温度におけるリフレッシュ時の消費電流を平均化させることが可能になるとともに、省電力化を図ることが可能になる。
請求項（抜粋）：
複数のメモリセルアレイを有するDRAMチップと、上記DRAMチップの周囲温度を測定する周囲温度測定手段と、外部から上記DRAMチップのリフレッシュを実行させるためのリフレッシュコマンド信号を入力するリフレッシュコマンド信号入力手段と、上記リフレッシュコマンド信号入力手段が入力したリフレッシュコマンド信号に基づいてリフレッシュ要求信号を生成するに際して、上記周囲温度測定手段にて測定された上記DRAMチップの周囲温度に基づいて同リフレッシュ要求信号を適宜間引くリフレッシュ要求信号生成手段と、上記生成されたリフレッシュ要求信号に基づいて上記DRAMチップのリフレッシュを実行するリフレッシュ実行手段とを具備することを特徴とするDRAM装置。
FI (2件)：
G11C 11/34 363 J ,  G11C 11/34 363 K
Fターム (12件)：
5M024AA20 ,  5M024BB22 ,  5M024BB39 ,  5M024EE02 ,  5M024EE17 ,  5M024EE26 ,  5M024EE30 ,  5M024JJ20 ,  5M024LL01 ,  5M024PP01 ,  5M024PP08 ,  5M024PP10
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM