特許

J-GLOBAL ID：200903038297777621

半導体装置及びその製造方法

発明者： 中村 俊二
出願人/特許権者： 富士通株式会社
代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平9-015179
公開番号（公開出願番号）：特開平10-214894
出願日： 1997年01月29日
公開日（公表日）： 1998年08月11日
要約：

【要約】【課題】 下地パターンに整合してコンタクトホールを開口する半導体装置の製造技術に係り、特に、半導体装置の更なる微細化に対応しうる半導体装置及びその製造方法を提供する。【解決手段】 下地基板10上に、上面が絶縁膜20に覆われた配線18を形成する工程と、配線18が形成された下地基板10上に絶縁膜24と絶縁膜26とを順次堆積する工程と、絶縁膜24をストッパとして絶縁膜26をエッチングし、配線18が形成された領域を含む領域に開口部を形成する工程と、開口部内の絶縁膜24をエッチングし、配線18の側壁に絶縁膜24よりなるサイドウォール30を形成するとともに、下地基板10に接続されるコンタクトホール34、36を配線18に整合して形成する工程とにより半導体装置を製造する。

請求項（抜粋）：

半導体基板と、前記半導体基板上に形成された素子分離膜によって画定された素子領域と、前記素子領域上に形成された第1の配線と、前記第1の配線の上面及び側面を覆う絶縁膜と、前記絶縁膜が形成された前記半導体基板上に形成され、前記素子領域を含む領域に開口部が形成された層間絶縁膜と、前記層間絶縁膜及び/又は前記絶縁膜上に延在して形成され、前記素子領域に接続された第2の配線とを有することを特徴とする半導体装置。

IPC (5件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 29/78

FI (4件)：

H01L 21/90 D ,  H01L 21/28 L ,  H01L 27/10 681 A ,  H01L 29/78 301 X

引用特許：

審査官引用 (4件)

• 特開平4-239723
  
• 半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-344996   出願人：株式会社日立製作所
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-271797   出願人：ソニー株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-211582   出願人：沖電気工業株式会社