特許
J-GLOBAL ID：200903038414426142
半導体装置の製造方法および半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-124475
公開番号（公開出願番号）：特開2003-017529
出願日： 2002年04月25日
公開日（公表日）： 2003年01月17日
要約：
【要約】【課題】 狭ピッチで配置された電極を有する半導体素子および回路基板を、導電性ペーストにより信頼性高く電気的に接続する。【解決手段】 半導体部と回路基板とを電気的に接続した半導体装置、およびそのような半導体装置を製造する方法を提供する。製造方法は、半導体部に複数の半導体電極を形成する工程と、回路基板に複数の基板電極を形成する工程と、半導体部および回路基板の一方を、絶縁性材料からなる中間接続体に接着する第1の接着工程と、複数の半導体電極の位置、および、複数の基板電極の位置に応じて、中間接続体に複数の貫通孔を形成する工程と、各貫通孔を介して、各半導体電極と各基板電極とを電気的に接続する工程と、半導体部および回路基板の他方を、中間接続体に接着する第2の接着工程とを含む。これにより半導体装置が得られる。
請求項（抜粋）：
半導体部と回路基板とを電気的に接続した半導体装置を製造する方法であって、前記半導体部に複数の半導体電極を形成する工程と、前記回路基板に複数の基板電極を形成する工程と、前記半導体部および前記回路基板の一方を、絶縁性材料からなる中間接続体に接着する第1の接着工程と、前記複数の半導体電極の位置、および、前記複数の基板電極の位置に応じて、前記中間接続体に複数の貫通孔を形成する工程と、各貫通孔を介して、各半導体電極と各基板電極とを電気的に接続する工程と、前記半導体部および前記回路基板の他方を、前記中間接続体に接着する第2の接着工程とを含む、半導体装置の製造方法。
Fターム (5件)：
5F044KK02
, 5F044LL07
, 5F044LL11
, 5F044LL13
, 5F044QQ02
