半導体メモリ装置

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：前田弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-098300
公開番号（公開出願番号）：特開平7-220474
出願日： 1994年05月12日
公開日（公表日）： 1995年08月18日
要約：

【要約】【目的】クロック信号に同期した高速連続動作が要求されるシンクロナスDRAM等の半導体集積回路に適した差動伝送回路を提供する。【構成】 1対のDQ線と1対のRDB線との間に1対のDBI線を介在させ、1サイクルが第1〜第4の期間からなるパイプライン動作を採用する。第1、第4の期間にのみDQ線を電源電圧レベルにプリチャージ(イコライズ)するための第1のプリチャージ回路20と、第1、第2の期間にのみDBI線を接地電圧レベルに、RDB線を電源電圧レベルに各々プリチャージ(イコライズ)するための第2及び第3のプリチャージ回路21,22と、第3の期間にDQ線上のデータをDBI線に伝送しかつ第4の期間にDBI線上のデータを保持するための第1及び第2の差動増幅回路2,3と、第3の期間にDBI線上のデータをRDB線に伝送しかつ第4の期間にRDB線上のデータを保持するための第3の差動増幅回路4とを設ける。

請求項（抜粋）：

半導体メモリ装置内の信号の差動伝送方法であって、1対の相補入力信号線の電圧と1対の相補出力信号線の電圧とを個別かつ同時にイコライズする第1のステップと、前記相補出力信号線の電圧のみのイコライズを継続しながら前記相補入力信号線上にデータを受信する第2のステップと、前記相補入力信号線と前記相補出力信号線とを連絡させて前記相補入力信号線上のデータを前記相補出力信号線に伝送する第3のステップと、前記相補出力信号線上のデータを保持しながら前記相補入力信号線と前記相補出力信号線との連絡を絶って前記相補入力信号線の電圧のみをイコライズする第4のステップとを備えたことを特徴とする差動伝送方法。

引用特許：

審査官引用 (6件)

ダイナミックRAM
公報種別：公開公報出願番号：特願平3-051582 出願人：松下電器産業株式会社
半導体メモリ装置
公報種別：公開公報出願番号：特願平3-258408 出願人：日本電気株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平4-080862 出願人：富士通株式会社

全件表示

前のページに戻る