特許
J-GLOBAL ID：200903038529576083

半導体装置及びその製造方法

発明者：
佐原 隆一

佐原 隆一 について

, 
渡瀬 和美

渡瀬 和美 について

, 
隈川 隆博

隈川 隆博 について

, 
戒能 憲幸

戒能 憲幸 について

, 
下石坂 望

下石坂 望 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-362625
公開番号（公開出願番号）：特開2002-164468
出願日： 2000年11月29日
公開日（公表日）： 2002年06月07日
要約：
【要約】【課題】 半導体装置を小型化しつつ、半導体装置と外部機器との間で信号の高速伝送を実現できるようにする。【解決手段】 半導体素子が設けられた半導体基板10上に、半導体素子と電気的に接続された高速信号用素子電極11及び通常信号用素子電極12が形成されていると共に、各素子電極を覆うように低弾性率層14が形成されている。高速信号用素子電極11の直上に、第1の開口部14aを介して高速信号用素子電極11と接続された高速信号用ランド22が形成されている。低弾性率層14の上に、通常信号用ランド23と、一端が第2の開口部14bを介して通常信号用素子電極12と接続され且つ他端が通常信号用ランド23と接続された接続配線24とが形成されている。
請求項（抜粋）：
少なくとも1つの半導体素子が設けられた半導体基板と、前記半導体基板上に形成され且つ前記半導体素子と電気的に接続された第1の素子電極及び第2の素子電極と、前記第1の素子電極及び第2の素子電極を覆うように形成された絶縁膜と、前記絶縁膜に形成され且つ前記第1の素子電極の少なくとも一部を露出させる第1の開口部と、前記絶縁膜に形成され且つ前記第2の素子電極の少なくとも一部を露出させる第2の開口部と、前記第1の素子電極の直上に形成され且つ前記第1の開口部を介して前記第1の素子電極と接続された第1の外部電極と、前記絶縁膜の上に形成された第2の外部電極と、前記絶縁膜の上に形成され、一端が前記第2の開口部を介して前記第2の素子電極と接続され且つ他端が前記第2の外部電極と接続された接続配線とを備えていることを特徴とする半導体装置。
IPC (3件)：
H01L 23/12 501 ,  H01L 23/12 ,  H01L 21/3205
FI (3件)：
H01L 23/12 501 P ,  H01L 21/88 T ,  H01L 23/12 B
Fターム (23件)：
5F033HH07 ,  5F033HH11 ,  5F033HH13 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH23 ,  5F033MM05 ,  5F033PP06 ,  5F033PP15 ,  5F033PP19 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ19 ,  5F033RR21 ,  5F033RR22 ,  5F033VV07 ,  5F033VV08 ,  5F033WW00 ,  5F033XX19 ,  5F033XX27
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM