特許

J-GLOBAL ID：200903038622584240

電界効果トランジスタ及びその製造方法

発明者： 佐倉 直喜 ,  黄金井 宏貞
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-190506
公開番号（公開出願番号）：特開2000-021902
出願日： 1998年07月06日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】高周波用電界効果トランジスタは、周波数特性向上のためにT字型ゲート電極庇部とGaAs基板との間に挟まれる絶縁膜の膜厚を厚くすることによりGaAs基板との間の寄生容量を減らしていた。しかし、絶縁膜の膜厚を厚くするとT字型ゲート電極肢部内に空隙が生じ、ゲート抵抗の増大、周波数特性の悪化、信頼性の低下及び機械的強度の低下を招くという問題があった。【解決手段】T字型ゲート電極54の下を膜厚の薄いソース電極配設領域側のソース側絶縁膜64と膜厚の厚いドレイン電極配設領域側のドレイン側絶縁膜66とすることにより、開口部53の実効的なアスペクト比を小さくし、そこに金属膜が完全に埋め込まれることになるため、ゲート電極肢部59内に空隙を生じさせる危険性がなく、しかもドレイン電極配設領域側の寄生容量Cgdを低く抑えることができる。

請求項（抜粋）：

基板上に離間して形成されたソース電極配設領域及びドレイン電極配設領域、前記ソース電極配設領域及び前記ドレイン電極配設領域の間に設けられた絶縁膜、前記絶縁膜の中央部に前記基板に達する開口部を開口して前記絶縁膜を前記ソース電極配設領域側及び前記ドレイン電極配設領域側に分離することにより形成されるソース側絶縁膜及びドレイン側絶縁膜、前記ソース側絶縁膜及び前記ドレイン側絶縁膜により前記ソース電極配設領域及び前記ドレイン電極配設領域と絶縁され、かつ、前記開口部を充填すると共に前記ソース側絶縁膜及び前記ドレイン側絶縁膜の表面上にも延在するようにして設けられたゲート電極から成る電界効果トランジスタにおいて、前記ドレイン側絶縁膜の膜厚が前記ソース側絶縁膜の膜厚よりも厚いことを特徴とする電界効果トランジスタ。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/872

FI (3件)：

H01L 29/80 M ,  H01L 29/48 M ,  H01L 29/80 Q

Fターム (29件)：

4M104AA05 ,  4M104BB09 ,  4M104BB28 ,  4M104BB30 ,  4M104CC03 ,  4M104DD04 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD34 ,  4M104DD37 ,  4M104DD65 ,  4M104EE09 ,  4M104EE12 ,  4M104FF07 ,  4M104FF09 ,  4M104GG12 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GS04 ,  5F102GT03 ,  5F102GT05 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F102HC11 ,  5F102HC16

引用特許：

審査官引用 (4件)

• 特開昭63-104380
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-051864   出願人：株式会社東芝
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-215770   出願人：日本電気株式会社
• 電界効果トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平9-253339   出願人：株式会社東芝