装置の製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：三俣弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平8-110633
公開番号（公開出願番号）：特開平9-148455
出願日： 1996年05月01日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】基板上にp+ゲートとn+ゲートを形成する方法を提供する。【解決手段】本発明のプロセスによれば、n型領域およびp型領域を有し、かつその上に形成された二酸化シリコンの層を有する半導体基板の上にアモルファスシリコンあるいは多結晶シリコンの層を形成し、この基板を低温アニールにさらす。金属珪化物層がその後この基板上に形成され、n型ドーパント、p型ドーパントがこのようにして得られた構造物内に注入される。n型ドーパントが基板内に注入された後窒素注入が行われる。この窒素注入は、p型ドーパントが珪化物層を貫通してn+ゲート内に注入する量を低減する。その後、誘電体材料が構造体上に形成され、パターン化される。その後、この構造体をさらに処理し、構造体のn領域とp領域上のゲートスタックを形成する。

請求項（抜粋）：

(A)n型領域とp型領域を有するシリコン基板上に誘電体材料層を形成するステップと、(B)前記誘電体材料層上にアモノファスシリコンあるいはポリシリコンからなるシリコン層を形成するステップと、(C)前記シリコン層上に耐火金属珪化物層を形成するステップと、(D)n型ドーパント種を前記耐火金属珪化物層の第1部分に注入するステップと、(E)窒素ドーパントを前記第1部分に注入するステップと、(F)n型ドーパント種を耐火金属珪化物層の第2部分に注入するステップと、(G)前記n型ドーパントとp型ドーパントの少なくとも1部が珪化物層からその下のシリコン層に移動するような温度でアニールするステップとからなることを特徴とする装置の製造方法。

IPC (4件)：

H01L 21/8238 , H01L 27/092 , H01L 21/225 , H01L 21/3205

FI (3件)：

H01L 27/08 321 D , H01L 21/225 M , H01L 21/88 P

引用特許：

審査官引用 (4件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平6-044173 出願人：三菱電機株式会社
デュアルゲートCMOS型半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平5-351803 出願人：株式会社リコー
特開昭63-127562

全件表示

前のページに戻る