特許
J-GLOBAL ID：200903038911841943
低k誘電体と導電材料との接着改善
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (2件)：
長谷川 芳樹
, 山田 行一
公報種別：公表公報
出願番号（国際出願番号）：特願2007-509570
公開番号（公開出願番号）：特表2007-533171
出願日： 2005年04月19日
公開日（公表日）： 2007年11月15日
要約：
導電材料と誘電体層間の接着層を堆積させるために基板を処理する方法が提供される。一態様においては、本発明は、基板を処理する方法であって、導電材料が基板表面上に配置された基板を配置するステップと、基板表面を還元化合物、シリコンベースの化合物、又はその双方に曝すステップと、基板表面の少なくとも一部と該還元化合物、シリコンベースの化合物、又はその双方とを反応させるステップと、炭化シリコン層を真空を破壊せずに堆積させるステップと、を含む前記方法を提供する。【選択図】 図2B
請求項（抜粋）：
基板を処理する方法であって、
処理チャンバ内に基板を配置するステップであって、該基板が1つ以上のパターン形成低k誘電体層とその中に形成された導電材料を含む、前記ステップと、
シリコンベースの化合物を該処理チャンバに導入するステップと、
該導電材料のシリサイド層を形成するステップと、
該シリサイド層上に炭化シリコン層を真空を破壊せずに堆積させるステップと、
を含む、前記方法。
IPC (2件)：
H01L 21/318
, H01L 21/314
H01L21/318 M
, H01L21/314 M
5F058BA10
, 5F058BD01
, 5F058BD02
, 5F058BD18
, 5F058BE10
, 5F058BF07
, 5F058BF27
, 5F058BF30
, 5F058BH16
, 5F058BJ04
