特許
J-GLOBAL ID：200903042952405420

半導体装置およびその製造方法ならびに金属配線

発明者：
竹脇 利至

竹脇 利至 について

, 
國嶋 浩之

國嶋 浩之 について

, 
山本 悦章

山本 悦章 について

, 
弘長 伸夫

弘長 伸夫 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2002-264666
公開番号（公開出願番号）：特開2004-096052
出願日： 2002年09月10日
公開日（公表日）： 2004年03月25日
要約：
【課題】銅含有金属配線を含む半導体装置の歩留を向上させる。【解決手段】銅含有金属により構成された第一の銅配線22aの上部にCuシリサイドを形成し、銅含有金属により構成された接続プラグ28と銅含有金属により構成された第二の銅配線22bとの間にバリアメタル膜24bを形成する。【選択図】 図2
請求項（抜粋）：
半導体基板上に、銅含有金属膜により構成された第一の配線を形成する工程と、 前記第一の配線を覆うように層間絶縁膜を形成する工程と、 前記層間絶縁膜を選択的に除去して前記第一の配線の上面に達する接続孔を形成する工程と、 前記接続孔の内面を覆うバリアメタル膜を形成した後、前記接続孔を埋め込むように銅含有金属膜を形成する工程と、 前記接続孔外部に形成された前記銅含有金属膜を除去する工程と、 前記接続孔に形成された前記銅含有金属膜を覆うように絶縁膜を形成する工程と、 前記絶縁膜を選択的に除去することにより、底面に前記接続孔に形成された前記銅含有金属膜の露出する配線溝を形成する工程と、 前記配線溝の内面を覆うバリアメタル膜を形成した後、前記配線溝を埋め込むように銅含有金属膜を形成する工程と、 前記配線溝外部に形成された前記銅含有金属膜を除去することにより第二の配線を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L21/768 ,  H01L21/3205
FI (3件)：
H01L21/90 A ,  H01L21/88 Q ,  H01L21/88 R
Fターム (67件)：
5F033HH11 ,  5F033HH12 ,  5F033HH19 ,  5F033HH21 ,  5F033HH25 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK11 ,  5F033KK12 ,  5F033KK19 ,  5F033KK21 ,  5F033KK25 ,  5F033KK32 ,  5F033LL07 ,  5F033LL08 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP12 ,  5F033PP15 ,  5F033PP16 ,  5F033PP17 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ00 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ14 ,  5F033QQ21 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ53 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ86 ,  5F033QQ90 ,  5F033QQ91 ,  5F033QQ94 ,  5F033QQ98 ,  5F033RR01 ,  5F033RR04 ,  5F033RR05 ,  5F033RR06 ,  5F033RR21 ,  5F033SS22 ,  5F033TT04 ,  5F033WW01 ,  5F033WW03 ,  5F033XX00 ,  5F033XX01 ,  5F033XX03 ,  5F033XX06 ,  5F033XX10 ,  5F033XX18 ,  5F033XX19 ,  5F033XX20 ,  5F033XX24 ,  5F033XX28
引用特許：
出願人引用 (11件)
全件表示
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM