特許
J-GLOBAL ID:200903038932885924
半導体装置の製造方法、半導体装置および半導体ウェハ
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
酒井 宏明
公報種別:公開公報
出願番号(国際出願番号):特願2001-287670
公開番号(公開出願番号):特開2003-101146
出願日: 2001年09月20日
公開日(公表日): 2003年04月04日
要約:
【要約】【課題】 高精度に加工可能かつ電流特性に優れた半導体装置を得ること。【解決手段】 p型半導体基板2の上面にp型クラッド層3、活性層4、n型クラッド層5a、SiO2膜9を順次成膜し、SiO2膜9をマスクとしてドライエッチングすることでメサストライプ12を形成する。さらにメサストライプ12側面の表層部をウェットエッチングによって除去する。ウェットエッチングによるメサストライプ12側面の表層部の除去は、SiO2膜9の突出部9aが0.33μm未満となる範囲で行い、その後、メサストライプ12の両側にpnpブロック層を形成する。
請求項(抜粋):
半導体基板上に、半導体多層膜を形成し、該半導体多層膜上にさらに誘電体マスクを形成する多層膜形成工程と、前記誘電体マスクをもとに前記半導体多層膜をメサ形状にドライエッチング加工するメサ形成工程と、前記誘電体マスクをもとに、前記メサ形状の側面の表層部を除去する側面加工工程と、を含むことを特徴とする半導体装置の製造方法。
Fターム (5件):
5F073AA22
, 5F073DA22
, 5F073DA24
, 5F073DA35
, 5F073EA23
引用特許: