特許
J-GLOBAL ID:200903039240658460

アクティブマトリクス型表示装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 森岡 正樹
公報種別:公開公報
出願番号(国際出願番号):特願2000-303852
公開番号(公開出願番号):特開2002-108241
出願日: 2000年10月03日
公開日(公表日): 2002年04月10日
要約:
【要約】【課題】本発明は、各画素にスイッチング素子を有するアクティブマトリクス型表示装置及びその製造方法に関し、バスラインの検査や欠陥修復を行う際に、容易に特定のバスラインを識別することのできるアクティブマトリクス型表示装置及びその製造方法を提供することを目的とする。【解決手段】透明絶縁性基板上に形成されたゲートバスライン102と、ゲートバスライン102にほぼ直交して配置されたドレインバスライン100と、透明絶縁性基板上に形成されたゲート電極、ゲート絶縁膜、動作半導体膜、チャネル保護膜112、ソース電極110及びドレイン電極108を有し、画素領域に形成された薄膜トランジスタと、チャネル保護膜112の形成材料で形成されているゲートバスライン番号及びドレインバスライン番号4とを有するように構成する。
請求項(抜粋):
絶縁性基板と、前記絶縁性基板上に形成された複数のゲートバスラインと、前記ゲートバスラインにほぼ直交して配置された複数のドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインとで画定された複数の画素領域と、前記絶縁性基板上に前記ゲートバスラインと同時に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された動作半導体層と、前記動作半導体層上に形成されたチャネル保護膜と、前記チャネル保護膜を挟んで前記動作半導体層に接続されたソース電極及びドレイン電極とを有し、前記画素領域に形成された薄膜トランジスタと、前記薄膜トランジスタの前記ソース電極に接続された画素電極と、前記チャネル保護膜の形成材料で形成されている識別情報とを有することを特徴とするアクティブマトリクス型表示装置。
IPC (4件):
G09F 9/00 352 ,  G02F 1/1368 ,  G09F 9/30 338 ,  H01L 29/786
FI (4件):
G09F 9/00 352 ,  G09F 9/30 338 ,  G02F 1/136 500 ,  H01L 29/78 612 A
Fターム (51件):
2H092JA26 ,  2H092JA34 ,  2H092JA37 ,  2H092JA41 ,  2H092JA46 ,  2H092JB01 ,  2H092JB22 ,  2H092JB31 ,  2H092JB57 ,  2H092JB61 ,  2H092JB73 ,  2H092JB77 ,  2H092KA05 ,  2H092MA07 ,  2H092MA13 ,  2H092MA18 ,  2H092NA27 ,  2H092NA29 ,  5C094AA41 ,  5C094AA43 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094EA04 ,  5C094EA05 ,  5C094EB02 ,  5F110AA27 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110FF03 ,  5F110FF30 ,  5F110GG02 ,  5F110GG15 ,  5F110GG25 ,  5F110GG45 ,  5F110HK09 ,  5F110HK16 ,  5F110HK35 ,  5F110NN14 ,  5F110NN24 ,  5F110NN35 ,  5F110NN73 ,  5F110QQ08 ,  5F110QQ12 ,  5G435AA00 ,  5G435AA19 ,  5G435BB12 ,  5G435KK05 ,  5G435KK10
引用特許:
審査官引用 (11件)
全件表示

前のページに戻る