半導体装置

発明者： , , , , ,
出願人/特許権者： ,
代理人 (1件)：恩田博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平11-238714
公開番号（公開出願番号）：特開2001-067895
出願日： 1999年08月25日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】構成が異なる複数のメモリ回路に対する試験時間の短縮を図ることのできる半導体装置を提供すること。【解決手段】異なる構成を持つ第1及び第2メモリ回路32,33はそれぞれ、アドレス用の第1スキャンチェーン54,74とデータイン用の第2スキャンチェーン55,75を持ち、外部端子に並列に接続される。試験装置は、第1及び第2メモリ回路32,33に同時に1つの試験パターンデータを供給して両メモリ回路32,33の動作試験を実施する。

請求項（抜粋）：

異なる構成を持つ複数のメモリ回路を備え、前記複数のメモリ回路を試験する試験装置が外部端子に接続される半導体装置において、前記複数のメモリ回路は、前記外部端子に並列に接続され、所定構成のメモリと、前記メモリの所定構成に基づくアドレス幅に対応する構成を持ち、シリアルのスキャンインアドレスが入力され、該スキャンインアドレスをパラレルに変換したアドレス信号を前記メモリに出力する第1スキャンチェーンと、前記メモリの所定構成に基づくデータ幅に対応する構成を持ち、シリアルのスキャンインデータが入力され、該スキャンインデータをパラレルに変換したデータ入力信号を前記メモリに出力する第2スキャンチェーンと、をそれぞれ備えたことを特徴とする半導体装置。

IPC (2件)：

G11C 29/00 651 , G01R 31/28

FI (2件)：

G11C 29/00 651 P , G01R 31/28 G

Fターム (7件)：

2G032AA07 , 2G032AC10 , 5L106AA01 , 5L106DD06 , 5L106DD22 , 5L106DD23 , 5L106GG01

引用特許：

出願人引用 (5件)

半導体メモリの検査装置
公報種別：公開公報出願番号：特願平6-286631 出願人：三菱電機株式会社
特公平3-078720
特開昭63-241791

全件表示

審査官引用 (5件)

半導体メモリの検査装置
公報種別：公開公報出願番号：特願平6-286631 出願人：三菱電機株式会社
特公平3-078720
特開昭63-241791

全件表示

前のページに戻る