特許
J-GLOBAL ID：200903039518148078

SIMD方式プロセッサ、当該SIMD方式プロセッサを利用する画像処理方法、及び画像処理装置

発明者：
北村 秀仁

北村 秀仁 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


代理人 (1件)： 山田 卓二
公報種別：公開公報
出願番号（国際出願番号）：特願2005-262554
公開番号（公開出願番号）：特開2007-073010
出願日： 2005年09月09日
公開日（公表日）： 2007年03月22日
要約：
【課題】 2つ以上の連続する画素データ範囲をビット分割されたレジスタに格納して処理ステップを減少させ、無効画素の割合を減少させて処理の更なる効率化を達成する。【解決手段】 プロセッサエレメントに内蔵のレジスタのビット幅を、N個のグループにビット分割し、プロセッサエレメント数以下の画素数の第1の画像データ範囲を、第1端から順に、該プロセッサエレメントに内蔵のレジスタのM番目のグループに記憶させ、第1の画像データ範囲に続く前記プロセッサエレメント数以下の画素数の第2の画像データ範囲を、第1端の反対端である第2端のプロセッサエレメントから逆順に、該プロセッサエレメントに内蔵のレジスタのM番目グループ以外のグループに記憶させ、第1の画像データ範囲の画像処理と第2の画像データ範囲の画像処理を、第2端のプロセッサエレメントを境に連続する画素データを参照して行う。【選択図】図1
請求項（抜粋）：
画像データの主走査方向に連続する画素を、SIMD方式プロセッサに装備されたプロセッサエレメント数に応じて分割し、画像処理を行う画像処理方法であって、 前記プロセッサエレメントに内蔵の第1レジスタのビット幅を、N(N≧2)個のグループにビット分割し、 前記プロセッサエレメント数以下の画素数の第1の画像データ範囲を、前記プロセッサエレメントの第1端から順に、該プロセッサエレメントに内蔵の第1レジスタのM(1≦M≦N)番目のグループに記憶させ、 前記第1の画像データ範囲に続く前記プロセッサエレメント数以下の画素数の第2の画像データ範囲を、前記第1端の反対端である第2端のプロセッサエレメントから逆順に、該プロセッサエレメントに内蔵の第1レジスタのM番目グループ以外のグループに記憶させ、 第1の画像データ範囲の画像処理と第2の画像データ範囲の画像処理を、前記第2端のプロセッサエレメントを境に連続する画素データを参照して行うことを特徴とする画像処理方法。
IPC (3件)：
G06T 1/20 ,  G06F 15/80 ,  G06F 9/38
FI (5件)：
G06T1/20 B ,  G06F15/80 ,  G06F9/38 310J ,  G06F9/38 370A ,  G06F9/38 370C
Fターム (10件)：
5B013AA18 ,  5B013DD01 ,  5B013DD03 ,  5B013DD05 ,  5B057CA16 ,  5B057CB16 ,  5B057CE06 ,  5B057CH04 ,  5B057CH09 ,  5B057CH14
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM