チップサイズパッケージ及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：池内寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-299859
公開番号（公開出願番号）：特開2000-124354
出願日： 1998年10月21日
公開日（公表日）： 2000年04月28日
要約：

【要約】【課題】バンプアレイを複数階層構造とすることにより、バンプと配線パターンとの高精度な電気接続ができ、バンプピッチ縮小とパンプ強度向上の両立ができ、かつ量産性の高いチップサイズパッケージ及びその製造方法を提供する。【解決手段】半導体チップ1上に第1階層のバンプアレイ2及び絶縁層3が形成され、絶縁層3に第1階層のバンプアレイ2が露出し、絶縁層3上の配線パターン4上に第2階層のバンプアレイ5が形成され、第2階層のバンプアレイ5と第1階層のバンプアレイ2とが電気接続されている。絶縁層の材料を光透過性樹脂とすれば、半導体チップは表向きで、フォトリソ法で光学的に位置合わせしながら配線パターンを形成でき、バンプアレイと配線パターンとの高精度な位置合わせができる。第1階層のバンプに比べて第2階層のバンプのサイズを大きくすれば、バンプピッチ縮小とパンプ強度向上との両立ができる。

請求項（抜粋）：

半導体チップ上にバンプアレイが複数の階層に形成され、最下段の階層のバンプアレイは、前記半導体チップの電極パッド上に形成され、前記最下段の階層のバンプアレイより上階層のバンプアレイは、絶縁層上に形成され、かつ前記各上階層のバンプアレイ底部は、下側の階層のバンプアレイ頂部と配線パターンを介して電気的に接続されていることを特徴とするチップサイズパッケージ。

IPC (3件)：

H01L 23/12 , H01L 21/60 311 , H01L 21/60

FI (5件)：

H01L 23/12 L , H01L 21/60 311 Q , H01L 21/92 602 D , H01L 21/92 604 R , H01L 21/92 604 S

Fターム (3件)：

5F044QQ02 , 5F044QQ04 , 5F044QQ09

引用特許：

審査官引用 (6件)

チップサイズパッケージ及びその製造方法
公報種別：公開公報出願番号：特願平7-221760 出願人：沖電気工業株式会社
特開平1-276750
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-056305 出願人：株式会社ピーエフユー

全件表示

前のページに戻る