特許

J-GLOBAL ID：200903039743327534

MOS型半導体装置

発明者： 吉田 和彦 ,  藤平 龍彦 ,  工藤 基 ,  古畑 昌一 ,  竹内 茂行
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-066757
公開番号（公開出願番号）：特開平11-284175
出願日： 1998年03月17日
公開日（公表日）： 1999年10月15日
要約：

【要約】 (修正有)【課題】サージ保護ダイオードを半導体基板上、または基板内に作り付けるとともに、サージ電圧に対する耐量を向上させ、動作を確実なものとする。【解決手段】ツェナーダイオードが半導体基板上に堆積された多結晶シリコン層からなる場合にはその接合長を10mm以上、半導体基板の表面層に形成される場合にはその接合長を1mm以上とする。これにより、サージ電圧耐量は実用的な150V以上とすることができる。また、ツェナーダイオードを、半導体基板上に堆積された多結晶シリコン層からなるツェナーダイオードZ1pの分枝と、半導体基板の表面層に形成されたツェナーダイオードZ2lとそのツェナーダイオードZ2lと逆向きに直列接続された半導体基板上に堆積された多結晶シリコン層からなるダイオードZ3pr とからなる分枝とを並列接続したものとする。

請求項（抜粋）：

金属-酸化膜-半導体(MOS)構造の制御部をもつ主MOS型半導体素子と、その二つの出力端のそれぞれに接続された出力端子(D、S)と、主MOS型半導体素子の制御入力端に内部制御回路を介して接続される制御入力端子(G)と、制御入力端子(G)と一方の出力端子(S)との間に接続された過電圧保護用のツェナーダイオードとを有するMOS型半導体装置において、ツェナーダイオードがMOS型半導体装置の半導体基板上に絶縁膜を介して堆積された多結晶シリコン層からなり、その接合長が10mm以上であることを特徴とするMOS型半導体装置。

FI (3件)：

H01L 29/78 657 C ,  H01L 29/78 301 K ,  H01L 29/78 655 F

引用特許：

審査官引用 (3件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平6-063497   出願人：株式会社東芝
• 半導体装置のゲート保護装置
  公報種別：公開公報   出願番号：特願平3-197039   出願人：日産自動車株式会社
• 半導体デバイス
  公報種別：公開公報   出願番号：特願平8-306290   出願人：インターナショナル・レクチファイヤー・コーポレーション