特許
J-GLOBAL ID：200903039810990910

半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法

発明者：
田中 紀通

田中 紀通 について

, 
太田 豊

太田 豊 について


出願人/特許権者：
信越半導体株式会社

信越半導体株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平10-208608
公開番号（公開出願番号）：特開2000-031071
出願日： 1998年07月07日
公開日（公表日）： 2000年01月28日
要約：
【要約】【課題】 シリコンエピタキシャル成長前後で微粒子の付着防止を徹底し、RCA洗浄時のシリコンエピタキシャル層へのピット発生を防止する。【解決手段】 前処理チャンバと気相成長チャンバと後処理チャンバとを、外部環境から遮断された清浄な搬送路で接続する。前処理チャンバではO3 添加水を用いたメガソニック洗浄(ステップS2)、気相成長チャンバではプリベークによる化学的シリコン酸化膜Cの除去(ステップS4)と高品質なシリコンエピタキシャル層Eの形成(ステップS5)、後処理チャンバではO3 水洗浄またはSC1洗浄によるシリコンエピタキシャル層Eのパッシベーションを行う(ステップS7)。シリコンエピタキシャル層Eの形成後における搬送時にウェーハ表面が常に化学的シリコン酸化膜Cに被覆され、ピット発生の原因となる金属微粒子Mの直接付着が防止される。
請求項（抜粋）：
シリコンウェーハをオゾン添加水を用いて洗浄するための前処理チャンバと、前記シリコンウェーハ上にシリコンエピタキシャル層を成長させるための気相成長チャンバと、前記シリコンエピタキシャル層の表面に化学的シリコン酸化膜を形成するための後処理チャンバとが、外部環境から遮断された雰囲気に制御された少なくともひとつの搬送路によって相互に接続されてなることを特徴とする半導体製造装置。
IPC (3件)：
H01L 21/205 ,  H01L 21/304 643 ,  H01L 21/31
FI (3件)：
H01L 21/205 ,  H01L 21/304 643 A ,  H01L 21/31 E
Fターム (15件)：
5F045AB02 ,  5F045AB32 ,  5F045AF03 ,  5F045BB02 ,  5F045BB12 ,  5F045BB13 ,  5F045BB14 ,  5F045DQ17 ,  5F045EB08 ,  5F045EB09 ,  5F045EB13 ,  5F045EN04 ,  5F045HA01 ,  5F045HA11 ,  5F045HA25
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM