次のドミノ論理段による評価の完了に基づいてプリチャージを制御するドミノ論理回路と装置と方法

発明者：
出願人/特許権者：
代理人 (1件)：浅村皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-136826
公開番号（公開出願番号）：特開平10-336015
出願日： 1998年05月19日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】ドミノ論理回路を用いた保持時間ラッチの順次の段の間の競走なくして、回路の速度上げると共にデータの完全性を確保する回路構成を提供する。【解決手段】論理回路(18)は第1相のドミノ論理回路(20)と第2相のドミノ論理回路(22)を備え、それぞれプリチャージノード(20PN、22PN) と、結合装置(20PT、22PT) と、放電路(20L と20DT、22L と22DT) と、出力インバータ(20IN、22IN) を備える。出力インバータ(20IN) の出力は第2相のドミノ論理回路(22)の放電路の導通を制御する。論理回路(18)は、第2相のドミノ論理回路(22)の評価相を開始する回路と、第3時刻に第1相のドミノ論理回路(20)のプリチャージ相を開始する回路(26、28)を備える。前記第3時刻は、クロック信号が移行することと、第2相のドミノ論理回路(22)の放電路が評価相の開始後に導通する十分な時間を持つことの、後の方の時刻である。

請求項（抜粋）：

ドミノ論理回路であって、第1相のドミノ論理回路と、第2相のドミノ論理回路、を備え、ここで、前記第1および第2相のドミノ論理回路はそれぞれ、プリチャージノードと、プリチャージ相中に導通したとき前記プリチャージノードをプリチャージ電圧に結合する結合装置と、前記プリチャージノードに接続し、評価相中に導通したときに前記プリチャージノードを前記プリチャージ電圧とは異なる電圧に結合する放電路と、前記プリチャージノードに結合し、前記プリチャージノードの電圧に応じて出力を与えるインバータ、を備え、前記第1相のドミノ論理回路のインバータの出力は前記第2相のドミノ論理回路の放電路の導通を制御するよう接続し、更に、クロック信号を与える導体と、前記クロック信号が第1状態から第2状態に移行するのに応じて第1時刻に前記第1相のドミノ論理回路の評価相を開始する回路と、前記第1時刻の後の第2時刻に前記第2相のドミノ論理回路の評価相を開始する回路と、前記第2時刻の後の第3時刻に前記第1相のドミノ論理回路のプリチャージ相を開始する回路、を更に備え、ここで前記第3時刻は複数の事象の最後のものに対応し、前記複数の事象の1番目は前記クロック信号が前記第2状態から前記第1状態に移行するのに応じ、前記複数の事象の2番目は、前記第2相のドミノ論理回路の前記放電路が前記第2相のドミノ論理回路の評価相の開始後に導通する十分な時間を持ち、これにより前記第2相のドミノ論理回路の前記プリチャージノードの電圧が前記第2相のドミノ論理回路のインバータの出力をトリガするのに十分なレベルに移行することである、ドミノ論理回路。

引用特許：

審査官引用 (4件)

特開昭63-093222
半導体集積回路
公報種別：公開公報出願番号：特願平6-243716 出願人：日本電気株式会社
半導体論理回路
公報種別：公開公報出願番号：特願平7-274043 出願人：株式会社日立製作所

全件表示

前のページに戻る