特許
J-GLOBAL ID:200903040483749560
半導体装置、そのリフレッシュ方法、メモリシステムおよび電子機器
発明者:
出願人/特許権者:
代理人 (1件):
井上 一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-276034
公開番号(公開出願番号):特開2002-093164
出願日: 2000年09月12日
公開日(公表日): 2002年03月29日
要約:
【要約】【課題】 VSRAMのような半導体装置のリフレッシュ方法を提供すること。【解決手段】 半導体装置1は、メモリセルアレイ20が四つのブロック、すなわち、ブロック(0)22A、ブロック(1)22B、ブロック(2)22C、ブロック(3)22Dに分割されている。あるブロック22において、データの読み出しまたは書き込みが行われている期間中に、残り全ての他のブロック22において、リフレッシュが行われる。また、待機状態中やオペレーション状態中において、複数のブロック22の各々に対するリフレッシュは、互いに時間差を設けているので、ピーク電流を下げることができる。
請求項(抜粋):
複数のブロックに分割されたメモリセルアレイを有する半導体装置のリフレッシュ方法であって、前記半導体装置を外部アクセス可能な第1状態にする、第1ステップと、前記第1状態中、前記複数のブロックのうち、外部アクセスすべきブロック以外のブロックに対してリフレッシュをする、第2ステップと、前記半導体装置を外部アクセス不可能な第2状態にする、第3ステップと、前記第2状態中、前記複数のブロックのうち、少なくとも一つのブロックに対するリフレッシュは、残りのブロックに対するリフレッシュと時間差を設けて行う、第4ステップと、を備える、半導体装置のリフレッシュ方法。
IPC (2件):
G11C 11/406
, G11C 11/403
FI (4件):
G11C 11/34 363 K
, G11C 11/34 363 M
, G11C 11/34 363 N
, G11C 11/34 371 J
Fターム (14件):
5B024AA01
, 5B024AA15
, 5B024BA18
, 5B024BA20
, 5B024BA21
, 5B024BA23
, 5B024BA29
, 5B024CA07
, 5B024CA16
, 5B024DA01
, 5B024DA03
, 5B024DA08
, 5B024DA18
, 5B024DA20
引用特許:
審査官引用 (9件)
-
特開平2-068791
-
特開平2-246088
-
特開平2-187987
全件表示
前のページに戻る