特許
J-GLOBAL ID：200903040616409066
半導体装置
出願人/特許権者：
シャープ株式会社
シャープ株式会社 について
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平9-253899
公開番号（公開出願番号）：特開平11-097734
出願日： 1997年09月18日
公開日（公表日）： 1999年04月09日
要約：
【要約】【課題】 位相補償容量に付随する寄生容量を低減することができ、結果的に周波数特性の高帯域化が図れ、デバイスの高速化を図ることができる半導体装置を提供する。【解決手段】 高比抵抗のSi基板1上にはエピタキシャル層2が形成され、このエピタキシャル層2は高濃度の分離拡散層3,3によって複数の領域に仕切られている。エピタキシャル層2の分離拡散層3,3間に位置する領域には、位相補償容量部4が形成され、その側方には他の回路部5,5が形成されている。加えて、位相補償容量部4以外の回路部5,5におけるSi基板1とエピタキシャル層2との間に低比抵抗の埋め込み層6が形成されている。
請求項（抜粋）：
寄生容量を低減するため高比抵抗のシリコン基板を用い、該シリコン基板上に、帰還抵抗に並列に接続された位相補償容量部と、他の回路部とが搭載された半導体装置において、該シリコン基板上にはエピタキシャル層が形成され、該位相補償容量部以外の回路部における該シリコン基板と該エピタキシャル層との間に低比抵抗の埋め込み層が形成されている半導体装置。
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved