特許
J-GLOBAL ID：200903040966480456
半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2007-312001
公開番号（公開出願番号）：特開2009-135360
出願日： 2007年12月03日
公開日（公表日）： 2009年06月18日
要約：
【課題】ドレイン-ソース間耐圧を維持したまま低オン抵抗化が可能となる低耐圧パワーMOSFETのような微細なパワー半導体装置およびその製造方法を提供する。【解決手段】縦形トレンチMOSFETにおいて、下面にドレイン電極111を有するN+形基板101の上面に形成されたN形エピタキシャル層102と、表面からN形エピタキシャル層102内に延在するゲートトレンチと、ゲートトレンチ内に絶縁膜を挟んで位置するゲート電極105と、N形エピタキシャル層102上に形成されたチャネル領域103と、チャネル領域103上に形成されたソース領域104と、ソース領域104上に形成されたソース電極110と、表面からN形エピタキシャル層102内に延在するソーストレンチと、ソーストレンチ内に絶縁膜を挟んで位置するトレンチソース電極108とを備え、ソース電極110がトレンチソース電極108と接触している。【選択図】図1
請求項（抜粋）：
下面に裏面電極を有する半導体基板の上面に形成された第1導電形の第1半導体領域と、半導体装置表面から前記第1半導体領域内に延在するゲートトレンチと、前記ゲートトレンチ内に絶縁膜を挟んで位置するゲート電極と、前記ゲートトレンチに隣接し、前記第1半導体領域上に形成された第2導電形の第2半導体領域と、前記ゲートトレンチに隣接し、前記第2半導体領域上に形成された第1導電形の第3半導体領域と、前記第3半導体領域上に形成されたフィールド電極と、前記半導体装置表面から前記第1半導体領域内に延在するフィールドトレンチと、前記フィールドトレンチ内に絶縁膜を挟んで位置するトレンチフィールド電極とを備え、
前記フィールド電極が前記トレンチフィールド電極と接触していることを特徴とする半導体装置。
IPC (2件)：
FI (3件)：
H01L29/78 652B
, H01L29/78 653A
, H01L29/78 652P
出願人引用 (1件)
審査官引用 (7件)
全件表示
前のページに戻る
