半導体装置およびその製造方法

発明者： , , , , , , , , , , , , ,
出願人/特許権者：
代理人 (1件)：三好秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-230329
公開番号（公開出願番号）：特開平8-213622
出願日： 1995年09月07日
公開日（公表日）： 1996年08月20日
要約：

【要約】 (修正有)【課題】リーク電流の発生を伴うことなく、チャンネル領域に蓄積した正孔を有効に吸い出すことのできる絶縁ゲート型半導体デバイスを実現する。【解決手段】たとえば、SOI・MOSデバイス等においてソース領域又はドレイン領域の少なくとも一部又は全部にSix Ge1-x ,Six Sn1-x ,PbS等のチャンネル部を構成している第1の半導体,シリコンよりも禁制帯幅の小さい第2の半導体の領域,狭バンドギャップ半導体領域を形成し、これらの第2の半導体の領域の位置、構造、組成、第2の半導体の領域中へドーピングする不純物の種類等を選ぶことにより、第1および第2の半導体からなるヘテロ接合に起因する結晶欠陥の発生を抑制することのできる構造、又は結晶欠陥がたとえ発生してもその効果がトランジスタ特性や、メモリの保持特性を悪化させるようなリーク電流とならないような新規な半導体装置の構造とする。

請求項（抜粋）：

第1の絶縁膜上に形成された第1の半導体からなるチャンネル領域と、該チャンネル領域の上部に形成された第2の絶縁膜(以下、ゲート絶縁膜という)を介して該チャンネル領域を流れる電流を制御するゲート電極とを少なく共具備するトランジスタであって、該トランジスタのソースおよびドレイン領域には一導電型の第1の不純物元素が含まれ、該領域の少なく共一方の領域(以下、一方の主電極領域という)の少なくとも一部又は全部が前記第1の半導体よりも禁制帯幅の小さい第2の半導体から成り、該第2の半導体には、第2の不純物元素が少なくともドープされ、この第2の不純物元素は、前記第1および第2の半導体間のヘテロ接合における格子不整合を補償すべく選定されていることを特徴とする半導体装置。

引用特許：

審査官引用 (6件)

特開平4-313242
MIS型トランジスタ
公報種別：公開公報出願番号：特願平3-305712 出願人：キヤノン株式会社
特開平2-084770

全件表示

前のページに戻る