特許
J-GLOBAL ID：200903041245490910

基板処理方法及び基板処理装置

発明者：
高森 秀之

高森 秀之 について


出願人/特許権者：
東京エレクトロン株式会社

東京エレクトロン株式会社 について


代理人 (1件)： 大森 純一
公報種別：公開公報
出願番号（国際出願番号）：特願2003-336552
公開番号（公開出願番号）：特開2005-108904
出願日： 2003年09月26日
公開日（公表日）： 2005年04月21日
要約：
【課題】 ハーフ露光した場合において現像後のレジストの残膜の均一性を向上させることが可能な基板処理方法及び基板処理装置を提供する。【解決手段】 第1、第2の露光エネルギーE1、E2(E2=0.5E1〜0.7E1)で露光反応する第1、第2のレジストS1、S2がこの順に塗布された基板Gを得ることができる。このため、ハーフ露光によりハーフ露光領域Fにおいて、第1のレジスト層R1を露光反応させずに第2のレジスト層R2の領域J、Kを露光反応させて、第1、第2のレジスト層R1、R2の露光反応を分離することができる。従って、現像後のレジストの残膜の均一性を向上させることができる。【選択図】 図8
請求項（抜粋）：
(a)第1の露光エネルギーで露光反応する第1のレジストを基板に塗布する工程と、 (b)前記第1の露光エネルギーより小さい第2の露光エネルギーで露光反応する第2のレジストを前記第1のレジストの表面側から塗布する工程と、 (c)塗布された前記第1及び第2のレジストをそれぞれ前記第1及び第2の露光エネルギーで露光するためのマスクを用いてハーフ露光する工程と を具備することを特徴とする基板処理方法。
IPC (6件)：
H01L21/027 ,  B05C11/08 ,  B05D1/40 ,  G03F1/08 ,  G03F7/16 ,  G03F7/26
FI (9件)：
H01L21/30 573 ,  B05C11/08 ,  B05D1/40 A ,  G03F1/08 A ,  G03F1/08 G ,  G03F7/16 502 ,  G03F7/26 511 ,  H01L21/30 565 ,  H01L21/30 564D
Fターム (39件)：
2H025AB16 ,  2H025AB17 ,  2H025AC01 ,  2H025DA11 ,  2H025EA05 ,  2H025FA03 ,  2H095BC09 ,  2H095BC24 ,  2H096AA25 ,  2H096AA28 ,  2H096CA14 ,  2H096EA30 ,  2H096GA02 ,  2H096KA02 ,  4D075AC02 ,  4D075AC64 ,  4D075AC88 ,  4D075AE03 ,  4D075AE23 ,  4D075BB24Y ,  4D075BB40Z ,  4D075BB43Z ,  4D075BB46Z ,  4D075BB91Z ,  4D075CA47 ,  4D075DA06 ,  4D075DB13 ,  4D075DC21 ,  4D075DC24 ,  4D075EA07 ,  4D075EA45 ,  4D075EB19 ,  4D075EC30 ,  4F042EB05 ,  4F042EB09 ,  4F042EB18 ,  5F046JA04 ,  5F046NA05 ,  5F046NA19
引用特許：
出願人引用 (1件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM