特許
J-GLOBAL ID：200903041362806139

半導体装置の製造方法

発明者：
伊藤 貴之

伊藤 貴之 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (7件)： 三好 秀和 ,  岩▲崎▼ 幸邦 ,  川又 澄雄 ,  中村 友之 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
公報種別：公開公報
出願番号（国際出願番号）：特願2004-292759
公開番号（公開出願番号）：特開2005-136395
出願日： 2004年10月05日
公開日（公表日）： 2005年05月26日
要約：
【課題】 ゲート電極の空乏化を抑制しながら、半導体基板に低抵抗でありしかも浅い不純物拡散領域を形成する半導体装置の製造方法を提供する。【解決手段】 シリコンの基板1の上に絶縁層3を形成する工程と、基板1より結晶化度が小さいシリコン層4を絶縁層3の上に選択的に形成する工程と、基板1及びシリコン層4の表面に不純物イオンを注入する工程と、370〜700nmの波長を有するパルス光を生成する工程と、パルス光を基板1の表面及びシリコン層4の表面に同時に照射し、基板1及びシリコン層4に注入された不純物イオンを活性化し、ソース・ドレイン領域14,15及びゲート電極50を形成する工程とによって半導体装置を製造する。【選択図】 図2
請求項（抜粋）：
シリコンの基板の上に絶縁層を形成する工程と、 前記基板より結晶化度が小さいシリコン層を前記絶縁層の上に選択的に形成する工程と、 前記基板及び前記シリコン層の表面に不純物イオンを注入する工程と、 370〜700nmの波長を有するパルス光を生成する工程と、 前記パルス光を前記基板の表面及び前記シリコン層の表面に同時に照射し、前記基板及び前記シリコン層に注入された不純物イオンを活性化し、ソース・ドレイン領域及びゲート電極を形成する工程と を有することを特徴とする半導体装置の製造方法。
IPC (8件)：
H01L21/336 ,  H01L21/265 ,  H01L21/28 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78
FI (8件)：
H01L29/78 301P ,  H01L21/265 602B ,  H01L21/28 A ,  H01L21/28 B ,  H01L21/28 301A ,  H01L29/58 G ,  H01L27/08 321D ,  H01L27/08 321E
Fターム (56件)：
4M104BB01 ,  4M104BB37 ,  4M104BB39 ,  4M104CC05 ,  4M104DD22 ,  4M104DD80 ,  4M104DD81 ,  4M104DD91 ,  4M104EE09 ,  4M104EE12 ,  4M104EE16 ,  4M104EE17 ,  4M104GG09 ,  4M104GG10 ,  4M104HH20 ,  5F048AA08 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BC05 ,  5F048BE03 ,  5F048BG13 ,  5F048DA04 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F140AA00 ,  5F140AA05 ,  5F140AA06 ,  5F140AA10 ,  5F140AA13 ,  5F140AB03 ,  5F140BA01 ,  5F140BF04 ,  5F140BF33 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG26 ,  5F140BG32 ,  5F140BG33 ,  5F140BG38 ,  5F140BG41 ,  5F140BG43 ,  5F140BG44 ,  5F140BG52 ,  5F140BG53 ,  5F140BG56 ,  5F140BH14 ,  5F140BK13 ,  5F140BK21 ,  5F140BK22 ,  5F140CB04 ,  5F140CB08 ,  5F140CF07
引用特許：
出願人引用 (1件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM