特許
J-GLOBAL ID：200903041437216561

CMOS半導体装置およびその製造方法

発明者：
宇佐美 太郎

宇佐美 太郎 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


公報種別：公開公報
出願番号（国際出願番号）：特願平6-181914
公開番号（公開出願番号）：特開平8-031947
出願日： 1994年07月11日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 CMOS半導体装置において、不純物が金属シリサイド層を相互に拡散するのを抑える。【構成】 p型ポリシリコンゲート電極とn型ポリシリコンゲート電極を有するポリサイドゲート電極を形成した後、リソグラフィーによりpMOS領域とn型領域との中間領域に開口9aをもつレジストパターンを形成し、これをマスクとし、不純物の相互拡散を妨げる原子として窒素8をイオン注入する。
請求項（抜粋）：
p型ポリサイドゲート電極とn型ポリサイドゲート電極とを有するCMOS半導体装置において、前記p型ポリサイドゲート電極とn型ポリサイドゲート電極を接続するポリサイド中に、不純物の拡散を妨げる原子を含むことを特徴とするCMOS半導体装置。
IPC (2件)：
H01L 21/8238 ,  H01L 27/092
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM