不揮発性半導体記憶装置及びその書き込み方法

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-126423
公開番号（公開出願番号）：特開平11-224908
出願日： 1998年05月08日
公開日（公表日）： 1999年08月17日
要約：

【要約】【課題】平面的に離散化された電荷蓄積手段を有する不揮発性半導体メモリ装置について、プログラムディスターブ特性を改善する。【解決手段】複数の記憶素子Mのゲート電極が複数のワード線WLに接続され、ソース領域またはドレイン領域がワード線WLと電気的に絶縁された状態で交叉する共通線(例えば、ビット線BLまたはソース線SL)と結合されている。書き込み時において、選択ワード線WL1 に接続された記憶素子M21のソース領域及び/又はドレイン領域に、当該領域がチャネル形成領域に対して逆バイアスとなる逆バイアス電圧を共通線BL2 及び/又はSL2 を介して供給する書き込みインヒビット電圧供給手段20と、非選択ワード線WL2 にチャネル形成領域に関して前記逆バイアスとなる方向の電圧を供給する非選択ワード線バイアス手段22とを有する。

請求項（抜粋）：

基板と、当該基板表面に設けられた半導体のチャネル形成領域と、当該チャネル形成領域と接するソース領域と、当該ソース領域と離間して前記チャネル形成領域と接するドレイン領域と、前記チャネル形成領域上に設けられたトンネル絶縁膜を含むゲート絶縁膜と、当該ゲート絶縁膜上に設けられた導電性のゲート電極と、前記トンネル絶縁膜上で且つ前記ゲート絶縁膜内に設けられ平面的に離散化された電荷蓄積手段とを有する記憶素子を複数、ワード方向とビット方向に配置した不揮発性半導体記憶装置であって、前記複数の記憶素子のゲート電極が複数のワード線に接続され、前記ソース領域またはドレイン領域が前記ワード線と電気的に絶縁された状態で交叉するビット方向の共通線と結合され、書き込み時において選択されたワード線に接続されたゲート電極を有する前記記憶素子のソース領域及び/又はドレイン領域に、当該領域が前記チャネル形成領域に対して逆バイアスとなる逆バイアス電圧を前記共通線を介して供給する書き込みインヒビット電圧供給手段と、書き込み時において非選択ワード線に前記チャネル形成領域に関して前記逆バイアスとなる方向の電圧を供給する非選択ワード線バイアス手段とを有する不揮発性半導体記憶装置。

IPC (4件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , H01L 27/115

FI (2件)：

H01L 29/78 371 , H01L 27/10 434

引用特許：

審査官引用 (4件)

特開昭64-078492
不揮発性記憶装置およびその製造方法
公報種別：公開公報出願番号：特願平4-337553 出願人：ローム株式会社
不揮発性記憶装置
公報種別：公開公報出願番号：特願平3-209507 出願人：ローム株式会社

全件表示

前のページに戻る