特許
J-GLOBAL ID：200903041905278294
ビット位相同期装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
香取 孝雄
公報種別：公開公報
出願番号（国際出願番号）：特願平11-149491
公開番号（公開出願番号）：特開2000-341259
出願日： 1999年05月28日
公開日（公表日）： 2000年12月08日
要約：
【要約】 (修正有)【課題】 受信データのビット幅の歪みが大でも、受信データの位相変化にビット同期が追従できる。【解決手段】 サンプリング回路16は、多相クロック信号18で入力データ信号12をサンプリングし、出力Q1〜Qnは、マスタクロック24でシフトレジスタ回路26内を歩進する。セレクタ回路36は、各シフトレジスタ30の出力Out1〜Outnxmのうちの1つを選択し、ビット同期された出力14を生成する。変化点検出回路28は、前記出力Q1〜Qnを互いに比較し、隣接位相で信号変化を検出すると、その位相番号を制御回路42に与える。制御回路42は、初期化後、最初の変化点番号Foutと次変化点番号Soutをレジスタ46,48に格納し、中間値Moutをレジスタ44に格納する。制御回路38は、シフトレジスタ30より後/前の位相位置で変化点を検出すると、レジスタ44、46、48の値を増/減させて、レジスタ44はセレクタ回路36を選択制御する。
請求項（抜粋）：
リセットパルスの後にバースト状にビットデータが到来する入力データ信号を受け、該リセットパルスの到来後、前記入力データ信号のビット位相に同期した出力信号を出力するビット位相同期装置において、該装置は、前記ビットデータのクロック速度以上の速度で互いに位相の相違する複数相のクロック信号に応動して、前記入力データ信号をサンプリングして対応する複数の出力を出力するサンプリング手段と、該サンプリング手段の複数の出力を受けて、これを前記ビットデータのクロック速度以上の速度のマスタクロックに応動して複数の段にわたって歩進させる複数のシフトレジスタを含み、該複数のシフトレジスタのそれぞれの出力を出力するシフトレジスタ手段と、該複数のシフトレジスタから得られる出力のうちの1つを選択制御信号に応じて選択して前記出力信号として出力するセレクタ手段と、前記サンプリング手段の複数の出力を相互に比較し、該複数の出力のうちの隣り合う位相で信号変化を検出すると、該信号変化の検出された位相を示す第1の表示を出力する変化点検出手段と、前記複数のシフトレジスタのいずれかを示す第2の表示を格納する第1のレジスタ手段を含み、第1のレジスタ手段に格納された第2の表示の値に応じて前記選択制御信号を生成する選択制御手段と、第2の表示をそれぞれ格納する第2および第3のレジスタ手段と、前記リセットパルスによって初期化され、初期化後、最初に前記変化点検出手段から受けた第1の表示を第2の表示として第2のレジスタ手段に格納し、これに続いて前記変化点検出手段から受けた第1の表示を第2の表示として第3のレジスタ手段に格納し、該2つの第2の表示の中間の値を算出してこれを第2の表示として第1のレジスタ手段に格納する第1の制御手段と、前記リセットパルスによって初期化され、初期化後、前記複数のシフトレジスタの出力を受け、該複数のシフトレジスタの出力のうち第2および第3のレジスタ手段に格納されている第2の表示で指示される出力、および該出力を含む第1の所定の範囲におけるシフトレジスタの出力について変化を監視し、第1、第2および第3のレジスタ手段を制御する第2の制御手段とを含み、第2の制御手段は、第2および第3のレジスタ手段に格納されている第2の表示で指示されるシフトレジスタより位相位置が前のシフトレジスタの出力に変化点を検出すると、第1、第2および第3のレジスタ手段に格納されている第2の表示の値を減少させ、第2および第3のレジスタ手段に格納されている第2の表示で指示されるシフトレジスタより位相位置が後のシフトレジスタの出力に変化点を検出すると、第1、第2および第3のレジスタ手段に格納されている第2の表示の値を増加させることを特徴とするビット位相同期装置。
Fターム (11件)：
5K047AA01
, 5K047AA06
, 5K047GG07
, 5K047GG24
, 5K047GG29
, 5K047JJ02
, 5K047MM27
, 5K047MM28
, 5K047MM38
, 5K047MM49
, 5K047MM63
