シナプス素子およびそれを含む集積回路装置

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2002-382081
公開番号（公開出願番号）：特開2003-223790
出願日： 2002年11月22日
公開日（公表日）： 2003年08月08日
要約：

【要約】【課題】ニューラルネットワーク練想メモリーLSIを実用化する為には、学習機能を有したシナプス回路の高集積化が最大の課題である。(連想メモリーを構成するニューラルネットワークでは、シナプスの数がニューロン数のほぼ2乗に比例して多数必要なので、シナプスの高集積化が連想メモリーの高集積化に最も有効である。)【解決手段】A-MOSシナプスは、その簡単な回路構成とコンパクトな回路サイズにより、DRAM並の集積度を実現できる。現在の最先端テクノロジー(0.15μmCMOS)を使えば、1チップに1G個程度のシナプスを集積することが可能で、約3万ニューロンの全結合ニューラルネットワークを1チップで実現できることになる。これは、約5000パターンを連想記憶できるネットワーク規模に相当する。

請求項（抜粋）：

ニューラルネットワークの要素であるシナプスの機能を実現する素子であって、利得係数βをアナログ的に電圧変調可能なMOSトランジスタのゲートに他ニューロンの出力信号を与え、そのβ変調用制御ゲートの電位をシナプス荷重値として、当該トランジスタのソースドレイン電流をシナプスの出力信号とする機能構成を特徴とするシナプス素子

IPC (2件)：

G11C 11/54 , G11C 15/04 601

FI (2件)：

G11C 11/54 , G11C 15/04 601 S

引用特許：

審査官引用 (8件)

特開平3-174679
ニューラル・ネットワーク
公報種別：公開公報出願番号：特願平5-139236 出願人：インテル・コーポレーション
半導体装置
公報種別：公開公報出願番号：特願平3-013780 出願人：柴田直

全件表示

前のページに戻る