特許
J-GLOBAL ID:200903042247723501

基板保持機構及び基板処理装置

発明者:
出願人/特許権者:
代理人 (1件): 保立 浩一
公報種別:公開公報
出願番号(国際出願番号):特願2001-180609
公開番号(公開出願番号):特開2002-373932
出願日: 2001年06月14日
公開日(公表日): 2002年12月26日
要約:
【要約】【課題】 基板ホルダーが電極に兼用された基板保持機構及び基板処理装置において、処理が不均一になるのを防止する。【解決手段】 処理チャンバー1内に基板9を保持する基板保持機構2は、面接触させて基板9を保持する基板ホルダー21と、基板9の受け渡しの際に利用されピン層通路24内に位置するリフトピン22とを備えている。基板ホルダー21は、導体製のホルダー本体211と、ホルダー本体211の前面を覆う誘電体製のカバー部材212とからなり、処理チャンバー1内の空間に電界を設定する電極に兼用される。ホルダー本体211の前面とカバー部材212の前面との間の静電容量のうち、ピン挿通路24における単位面積当たりの静電容量とそれ以外の部分における単位面積当たりの静電容量とは同一である。
請求項(抜粋):
処理チャンバー内で基板に対して所定の処理を行う基板処理装置において、処理チャンバー内の所定位置に基板を保持する基板保持機構であって、基板保持面において基板に面接触した状態で基板を保持する基板ホルダーと、基板ホルダーへの基板の搭載及び基板ホルダーからの基板の取り外しの際に先端が基板の裏面に接触するリフトピンと、リフトピンを移動させて基板の受け渡しを行う駆動源とを備えており、前記基板ホルダーは、基板を含む処理チャンバー内の空間に電界を設定する電極に兼用されたものであるとともに、前記リフトピンが挿通されたピン挿通路を有してピン挿通路は前記基板保持面に達しており、さらに、前記基板ホルダーは、導体製のホルダー本体と、ホルダー本体の前面を覆うよう設けられた誘電体製のカバー部材とから構成されており、カバー部材の前面が前記基板保持面であってホルダー本体の前面と平行となっており、前記ホルダー本体の前面と前記カバー部材の前面との間の静電容量のうち、前記ピン挿通路の部分における単位面積当たりの静電容量と、前記ピン挿通路以外の部分における単位面積当たりの静電容量とは同一であることを特徴とする基板保持機構。
IPC (5件):
H01L 21/68 ,  C23C 14/50 ,  C23C 16/458 ,  H01L 21/205 ,  H01L 21/3065
FI (5件):
H01L 21/68 R ,  C23C 14/50 A ,  C23C 16/458 ,  H01L 21/205 ,  H01L 21/302 C
Fターム (41件):
4K029AA24 ,  4K029JA01 ,  4K029JA05 ,  4K030CA12 ,  4K030GA02 ,  4K030KA46 ,  5F004AA01 ,  5F004BA04 ,  5F004BB13 ,  5F004BB16 ,  5F004BB25 ,  5F004BB26 ,  5F004BB29 ,  5F004BC06 ,  5F004CA05 ,  5F004DA01 ,  5F004DA24 ,  5F031CA01 ,  5F031CA02 ,  5F031CA05 ,  5F031HA02 ,  5F031HA10 ,  5F031HA16 ,  5F031HA33 ,  5F031HA37 ,  5F031HA38 ,  5F031HA39 ,  5F031LA12 ,  5F031LA15 ,  5F031PA26 ,  5F045AA08 ,  5F045BB02 ,  5F045EH15 ,  5F045EJ02 ,  5F045EJ10 ,  5F045EK09 ,  5F045EM02 ,  5F045EM05 ,  5F045EM09 ,  5F045EM10 ,  5F045EN04
引用特許:
出願人引用 (5件)
  • 静電チャックの基板脱着方法
    公報種別:公開公報   出願番号:特願平3-337397   出願人:富士通株式会社
  • 半導体製造装置
    公報種別:公開公報   出願番号:特願平10-370721   出願人:九州日本電気株式会社
  • 基板の枚葉式熱処理装置
    公報種別:公開公報   出願番号:特願平8-200336   出願人:大日本スクリーン製造株式会社
全件表示
審査官引用 (1件)

前のページに戻る