特許
J-GLOBAL ID:200903042508050330
液晶装置、アクティブマトリクス基板、表示装置、及び電子機器
発明者:
,
,
,
出願人/特許権者:
代理人 (3件):
上柳 雅誉
, 藤綱 英吉
, 須澤 修
公報種別:公開公報
出願番号(国際出願番号):特願2003-139205
公開番号(公開出願番号):特開2004-342923
出願日: 2003年05月16日
公開日(公表日): 2004年12月02日
要約:
【課題】薄膜トランジスタのリーク電流を極めて低レベルに抑えることができ、画素の超高精細化に容易に対応することができる液晶装置、及びこれを備えた電子機器を提供する。【解決手段】本発明の液晶装置は、TFT30が、多結晶シリコンからなる半導体層42と、前記半導体層42と複数箇所で交差する複数のゲート電極32〜34とを備えたP型トランジスタとされるとともに、前記半導体層42の各チャネル領域1a両側部に低濃度ドープ領域1b、1cが形成されたLDD構造を有しており、前記薄膜トランジスタの厚さ方向両側に遮光手段(遮光膜15、データ線分岐部6c)を備えている。【選択図】 図4
請求項(抜粋):
互いに交差して設けられた複数の走査線及び複数のデータ線と、前記データ線と前記走査線との交差部に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続された画素電極とを有するアクティブマトリクス基板と、前記アクティブマトリクス基板と対向して配置された対向基板と、前記両基板間に挟持された液晶層とを備えた液晶装置であって、
前記薄膜トランジスタが、半導体層と、前記半導体層と複数箇所で交差する複数のゲート電極と、前記半導体層の各チャネル領域の少なくとも片側にP型の低濃度ドープ領域が形成されたLDD部とを有するP型トランジスタで構成され、
前記薄膜トランジスタの厚さ方向両側に遮光手段を備えたことを特徴とする液晶装置。
IPC (4件):
H01L29/786
, G02F1/1335
, G02F1/1368
, H01L21/336
FI (5件):
H01L29/78 619B
, G02F1/1335 500
, G02F1/1368
, H01L29/78 617N
, H01L29/78 616A
Fターム (37件):
2H091FA14Y
, 2H091FA34Y
, 2H091FD04
, 2H091FD06
, 2H091GA13
, 2H092GA59
, 2H092GA60
, 2H092JA28
, 2H092JA37
, 2H092JA46
, 2H092JB51
, 2H092JB54
, 2H092JB56
, 2H092JB69
, 2H092KA04
, 2H092NA01
, 2H092NA16
, 2H092QA07
, 2H092QA09
, 2H092QA10
, 2H092RA05
, 5F110AA06
, 5F110BB02
, 5F110CC02
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110EE28
, 5F110HJ01
, 5F110HJ13
, 5F110HL03
, 5F110HM15
, 5F110NN41
, 5F110NN44
, 5F110NN47
, 5F110NN72
, 5F110NN73
引用特許: