特許
J-GLOBAL ID:200903042765974534
薄膜半導体装置の製造方法および表示装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
船橋 國則
公報種別:公開公報
出願番号(国際出願番号):特願2001-219304
公開番号(公開出願番号):特開2003-031588
出願日: 2001年07月19日
公開日(公表日): 2003年01月31日
要約:
【要約】【課題】 微細化に優位でかつ配線とのコンタクト抵抗が安定でありながらもIds特性に優れた薄膜トランジスタの製造方法を提供する。【解決手段】 基板1上に形成された薄膜トランジスタ6を覆う第2絶縁膜4および第3絶縁膜7に、薄膜トランジスタ6のシリコン薄膜層3に達成する接続孔8を形成し、接続孔8の内壁を覆う状態で第3絶縁膜7上にチタン系材料膜11を成膜する。次いで、窒素ガス雰囲気中において熱処理を施すことによって、チタン系材料膜11を表面側から窒化させて窒化膜12を形成する。この際、窒素ガス雰囲気中に水素ガスを添加して熱処理を行う。その後、窒化膜12上に配線材料膜を成膜し、これをパターニングすることによって配線15を形成する。
請求項(抜粋):
基板上に形成された薄膜トランジスタを覆う絶縁膜に、当該薄膜トランジスタのシリコン薄膜層に達成する接続孔を形成し、当該接続孔の内壁を覆う状態で前記絶縁膜上にチタン系材料膜を成膜する工程と、窒素ガス雰囲気中において熱処理を施すことによって、前記チタン系材料膜を表面側から窒化させて窒化膜を形成する工程と、前記窒化膜上に配線材料膜を成膜する工程とを行う薄膜半導体装置の製造方法において、前記窒化膜を形成する工程では、前記窒素ガス雰囲気中に水素ガスを添加することを特徴とする薄膜半導体装置の製造方法。
IPC (7件):
H01L 21/336
, G09F 9/30 338
, H01L 21/28 301
, H01L 21/3205
, H01L 29/786
, H05B 33/10
, H05B 33/14
FI (7件):
G09F 9/30 338
, H01L 21/28 301 R
, H05B 33/10
, H05B 33/14 A
, H01L 29/78 616 K
, H01L 29/78 616 U
, H01L 21/88 R
Fターム (76件):
3K007AB11
, 3K007AB17
, 3K007EB00
, 3K007FA01
, 3K007FA03
, 4M104AA09
, 4M104BB14
, 4M104CC01
, 4M104DD26
, 4M104DD79
, 4M104DD84
, 4M104DD86
, 4M104DD89
, 4M104FF18
, 4M104FF22
, 4M104GG09
, 5C094AA05
, 5C094AA21
, 5C094BA03
, 5C094BA29
, 5C094CA19
, 5C094DA14
, 5C094DA15
, 5C094DB04
, 5C094EA04
, 5C094EA07
, 5C094EB02
, 5F033HH08
, 5F033HH18
, 5F033HH33
, 5F033JJ08
, 5F033JJ18
, 5F033JJ27
, 5F033JJ33
, 5F033KK04
, 5F033KK05
, 5F033MM08
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP15
, 5F033QQ37
, 5F033QQ58
, 5F033QQ65
, 5F033QQ70
, 5F033QQ73
, 5F033QQ78
, 5F033VV15
, 5F033WW03
, 5F033WW04
, 5F110AA14
, 5F110CC02
, 5F110CC07
, 5F110CC08
, 5F110DD02
, 5F110DD03
, 5F110DD11
, 5F110DD12
, 5F110EE06
, 5F110FF02
, 5F110FF03
, 5F110FF09
, 5F110GG02
, 5F110GG12
, 5F110GG13
, 5F110GG15
, 5F110GG25
, 5F110GG45
, 5F110HJ13
, 5F110HL01
, 5F110HL03
, 5F110HL05
, 5F110HL12
, 5F110HL23
, 5F110HL26
, 5F110NN02
引用特許:
前のページに戻る