特許
J-GLOBAL ID：200903042835286258

半導体装置およびその製造方法

発明者：
橋本 隆介

橋本 隆介 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平11-019334
公開番号（公開出願番号）：特開2000-223496
出願日： 1999年01月28日
公開日（公表日）： 2000年08月11日
要約：
【要約】【課題】 コレクタ-ベース引き出し電極間の寄生容量を低減して高周波特性の改善を図る。【解決手段】 n-型エピタキシャル層3上に第1酸化膜4と多結晶シリコン膜5と第2酸化膜6と窒化膜を形成した後、ベース領域が形成される領域以外のそれらの膜を除去し側面に側壁窒化膜を形成する。膜が除去された部分を熱酸化して厚いシリコン酸化膜9を形成し、窒化膜を除去する。多結晶Si膜12、窒化膜14を形成し、これらの膜にエミッタ開口を形成し、酸化膜4、6の側面をエッチングする。選択エピタキシャル成長により、ベースエピタキシャル層17と多結晶シリコン膜18を形成する。このようにして、多結晶シリコン膜5を介して、ベースエピタキシャル層17とベース電極引き出し用の多結晶Si膜12を接続する。
請求項（抜粋）：
コレクタ領域上に選択的に形成されたベースエピタキシャル層と、前記ベースエピタキシャル層とベース電極との間に形成されたベース引き出し用多結晶シリコン膜と、を具備する半導体装置において、前記ベースエピタキシャル層と前記ベース引き出し用多結晶シリコン膜とは、前記ベースエピタキシャル層上に設けられた第1の多結晶シリコン膜と、該第1の多結晶シリコン膜と前記ベース引き出し用多結晶シリコン膜との間に設けられた、前記ベースエピタキシャル層と同時に形成された第2の多結晶シリコン膜とを介して接続されていることを特徴とする半導体装置。
IPC (2件)：
H01L 21/331 ,  H01L 29/73
Fターム (24件)：
5F003AP05 ,  5F003BA11 ,  5F003BA13 ,  5F003BA97 ,  5F003BB01 ,  5F003BB06 ,  5F003BB07 ,  5F003BB08 ,  5F003BC07 ,  5F003BC08 ,  5F003BE07 ,  5F003BE08 ,  5F003BF03 ,  5F003BG03 ,  5F003BP06 ,  5F003BP12 ,  5F003BP21 ,  5F003BP31 ,  5F003BP33 ,  5F003BP42 ,  5F003BP93 ,  5F003BP96 ,  5F003BS05 ,  5F003BS06
引用特許：
審査官引用 (3件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平5-336646   出願人：日本電気株式会社
  • 半導体装置
    公報種別：公開公報   出願番号：特願平4-038928   出願人：日本電気株式会社
  • 半導体装置及びその製造方法
    公報種別：公開公報   出願番号：特願平7-267173   出願人：日本電気株式会社

前のページに戻る

TOP

BOTTOM