特許
J-GLOBAL ID：200903042896444905

半導体装置

発明者：
大野 晶生

大野 晶生 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2007-233105
公開番号（公開出願番号）：特開2008-091898
出願日： 2007年09月07日
公開日（公表日）： 2008年04月17日
要約：
【課題】複数のスタックコンタクトが近接して設けられる場合にも、これを安定的に形成する。【解決手段】半導体装置100中の一対の隣接するスタックコンタクト141およびスタックコンタクト143において、第一層間絶縁膜109より厚い第二層間絶縁膜114を貫通するプラグ139の中心間距離が、第一層間絶縁膜109を貫通するプラグ135の中心間距離よりも大きくなるように、プラグ135およびプラグ139を配置する。【選択図】図1
請求項（抜粋）：
半導体基板の上部に設けられた第一層間絶縁膜と、 前記第一層間絶縁膜の上部に設けられて、前記第一層間絶縁膜より厚い第二層間絶縁膜と、 前記第一層間絶縁膜から前記第二層間絶縁膜にわたって設けられるとともに前記第一層間絶縁膜および前記第二層間絶縁膜を貫通する、一対の隣接する導電性の接続プラグと、 を含み、 前記一対の隣接する接続プラグのそれぞれが、 前記第一層間絶縁膜を貫通する導電性の第一プラグと、 前記第二層間絶縁膜を貫通するとともに、前記第一プラグに接続される導電性の第二プラグと、 を含み、 前記一対の隣接する接続プラグにおいて、前記第二プラグの中心間距離が前記第一プラグの中心間距離よりも大きくなるように、前記第一プラグおよび前記第二プラグが配置された、半導体装置。
IPC (6件)：
H01L 21/768 ,  H01L 23/522 ,  H01L 21/824 ,  H01L 27/11 ,  H01L 27/10 ,  H01L 27/108
FI (6件)：
H01L21/90 D ,  H01L21/90 M ,  H01L27/10 381 ,  H01L27/10 461 ,  H01L27/10 481 ,  H01L27/10 621C
Fターム (35件)：
5F033JJ19 ,  5F033KK01 ,  5F033NN06 ,  5F033NN07 ,  5F033NN32 ,  5F033NN40 ,  5F033VV06 ,  5F033VV10 ,  5F033VV16 ,  5F033XX15 ,  5F033XX31 ,  5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083BS02 ,  5F083BS14 ,  5F083BS27 ,  5F083GA09 ,  5F083GA27 ,  5F083JA39 ,  5F083JA56 ,  5F083KA05 ,  5F083LA01 ,  5F083LA21 ,  5F083LA25 ,  5F083MA05 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA19 ,  5F083MA20 ,  5F083NA01 ,  5F083ZA12 ,  5F083ZA13 ,  5F083ZA14
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM