特許
J-GLOBAL ID：200903016875274715

半導体装置およびその製造方法

発明者：
天羽生 淳

天羽生 淳 について

, 
木村 雅俊

木村 雅俊 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-206786
公開番号（公開出願番号）：特開2003-023111
出願日： 2001年07月06日
公開日（公表日）： 2003年01月24日
要約：
【要約】【課題】 従来の半導体装置は、通常のコンタクトとシェアードコンタクトとを同時に形成することが難しくなり、接合リーク不良やコンタクト抵抗の上昇が発生する等の課題があった。【解決手段】 ロジックSRAM部のゲート配線6の側壁に形成するサイドウォール9と、拡散層11の表面に形成するシリサイド層13とゲート配線6のシリサイド層15とを電気的に接続するドープトポリシリコン18と、ドープトポリシリコン18と第1層アルミ配線とを電気的に接続するWプラグ26と、ロジックSRAM部の拡散層11の表面のシリサイド層と第1層アルミ配線とを電気的に接続するWプラグ25とを備えるものである。
請求項（抜粋）：
DRAMとSRAMとが混載する半導体装置であって、前記SRAMのゲート電極側壁に形成するサイドウォールと、該サイドウォールと同一のコンタクトホール内に形成する拡散層表面の第1のシリサイド層と前記ゲート電極表面の第2のシリサイド層とを電気的に接続する第1のプラグを有する第1のコンタクトと、該第1のコンタクトと第1の配線層との間に第2のプラグを有し前記第1のコンタクトと前記第1の配線層とを電気的に接続する第2のコンタクトと、前記SRAMの拡散層表面の第3のシリサイド層と第2の配線層との間に第2のプラグを有し前記第3のシリサイド層と前記第2の配線層とを電気的に接続する第3のコンタクトとを備える半導体装置。
IPC (7件)：
H01L 21/8244 ,  H01L 21/8234 ,  H01L 21/8242 ,  H01L 27/088 ,  H01L 27/10 461 ,  H01L 27/108 ,  H01L 27/11
FI (4件)：
H01L 27/10 461 ,  H01L 27/10 381 ,  H01L 27/10 621 C ,  H01L 27/08 102 D
Fターム (38件)：
5F048AA01 ,  5F048AA09 ,  5F048AB01 ,  5F048AB03 ,  5F048AC10 ,  5F048BB05 ,  5F048BB08 ,  5F048BF03 ,  5F048BF06 ,  5F048BF12 ,  5F048BF16 ,  5F048DA25 ,  5F083AD24 ,  5F083BS03 ,  5F083BS04 ,  5F083BS15 ,  5F083BS16 ,  5F083BS27 ,  5F083BS48 ,  5F083GA06 ,  5F083GA09 ,  5F083JA32 ,  5F083JA35 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA53 ,  5F083MA04 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083MA20 ,  5F083PR03 ,  5F083PR21 ,  5F083PR22 ,  5F083ZA14
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM