特許

J-GLOBAL ID：200903042908214595

半導体メモリ回路

発明者： 衛藤 潤 ,  阪田 健 ,  青木 正和 ,  堀口 真志 ,  橘川 五郎 ,  河原 尊之
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 磯村 雅俊
公報種別：公開公報
出願番号（国際出願番号）：特願平5-251557
公開番号（公開出願番号）：特開平7-105679
出願日： 1993年10月07日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】 高集積化によりメモリアレイの信号線が微細化されても動作速度の速い半導体メモリ回路を提供すること。【構成】 メモリアレイの信号線(ワード線W0U、W0L、データ線プリチャージ信号線PCLU、PCLL、データ線選択信号線S0LU、S0LL、S1LU、S1LL、センスアンプ駆動信号線CSPU、CSNU、CSPL、CSNL、共通データ線IOTU、IOBU、IOTL、IOBL、ワード線駆動信号線XLU、XLL)を階層構造とし、データ線プリチャージ信号線の電圧がデータ線のプリチャージ電圧よりも低くなったことを検知してワード線駆動信号を出力する電圧検知回路XDを、分割したそれぞれのデータ線プリチャージ信号線の付近に配置する。

請求項（抜粋）：

複数のワード線と、該ワード線に交差するように配置した複数のデータ線と、上記ワード線と上記データ線の交点に配置した複数のメモリセルと、上記データ線に接続されたセンスアンプと、該センスアンプの駆動を制御するセンスアンプ駆動回路と、上記センスアンプと上記センスアンプ駆動回路を接続するセンスアンプ駆動信号線と、上記データ線に接続され、データ線を予め決めた電圧にプリチャージするデータ線プリチャージ回路と、該データ線プリチャージ回路に制御信号を伝えるデータ線プリチャージ信号線と、上記データ線と上記センスアンプの接続制御を行うデータ線選択スイッチと、該データ線選択スイッチに制御信号を伝えるデータ線選択信号線と、メモリセルに格納された情報に対応する信号をメモリアレイ外へ取り出すための共通データ線と、上記ワード線に接続され、ワード線を駆動するワード線駆動回路と、該ワード線駆動回路に制御信号を伝えるワード線駆動信号線とを有する半導体メモリ回路において、上記ワード線、上記データ線プリチャージ信号線、上記データ線選択信号線、上記センスアンプ駆動信号線および上記共通データ線の各々を、同数のデータ線に対応した線長で分割して階層構造にしたことを特徴とする半導体メモリ回路。

IPC (2件)：

G11C 11/401 ,  G11C 11/41

FI (2件)：

G11C 11/34 362 B ,  G11C 11/34 M

引用特許：

審査官引用 (2件)

• 半導体メモリ装置
  公報種別：公開公報   出願番号：特願平4-319489   出願人：日本電気株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-244862   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社