特許
J-GLOBAL ID：200903042928930416

薄膜磁性体記憶装置

発明者：
日高 秀人

日高 秀人 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-070583
公開番号（公開出願番号）：特開2003-204044
出願日： 2002年03月14日
公開日（公表日）： 2003年07月18日
要約：
【要約】【課題】 電源配線からの磁気ノイズの影響を抑制して、安定的に動作可能な薄膜磁性体記憶装置を提供する。【解決手段】 周辺回路5は、メモリアレイ2に隣接して配置されて、メモリアレイ2に対してデータ読出およびデータ書込を実行する。周辺回路5へ動作電圧を供給するための、電源電圧配線PLおよび接地配線GLは、電源電圧Vccおよび接地電圧GNDをそれぞれ供給する。電源電圧配線PLおよび接地配線GLは、電源電圧配線PLを流れる電流によって生じる磁界と、接地配線GLを流れる電流によって生じる磁界とが、メモリアレイ2において打ち消し合うように配置される。
請求項（抜粋）：
各々が磁気的なデータ記憶を実行する複数のメモリセルが配置されたメモリアレイを備え、前記複数のメモリセルの各々は、所定磁界の印加に応答して書換可能な磁化方向に応じて、電気抵抗が変化する磁気記憶部を有し、前記メモリアレイに隣接した領域に配置され、前記メモリアレイに対してデータ読出およびデータ書込を実行するための周辺回路と、前記周辺回路に動作電圧を供給するための第1および第2の電源配線とを備え、前記第1および第2の電源配線は、前記第1の電源配線を流れる電流によって生じる磁界と、前記第2の電源配線を流れる電流によって生じる磁界とが、前記メモリアレイにおいて互いに打ち消し合うように配置される、薄膜磁性体記憶装置。
IPC (6件)：
H01L 27/105 ,  G11C 11/14 ,  G11C 11/15 ,  H01L 27/10 481 ,  H01L 27/10 491 ,  H01L 43/08
FI (7件)：
G11C 11/14 A ,  G11C 11/14 Z ,  G11C 11/15 ,  H01L 27/10 481 ,  H01L 27/10 491 ,  H01L 43/08 Z ,  H01L 27/10 447
Fターム (9件)：
5F083FZ10 ,  5F083GA12 ,  5F083LA10 ,  5F083LA17 ,  5F083LA18 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083ZA28
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM