特許
J-GLOBAL ID：200903042979276788

電界効果トランジスタ、及び電界効果トランジスタの作製方法

発明者：
水谷 孝

水谷 孝 について

, 
前澤 宏一

前澤 宏一 について


出願人/特許権者：
国立大学法人名古屋大学

国立大学法人名古屋大学 について


代理人 (8件)： 杉村 興作 ,  高見 和明 ,  徳永 博 ,  藤谷 史朗 ,  来間 清志 ,  大山 健次郎 ,  冨田 和幸 ,  阿相 順一
公報種別：公開公報
出願番号（国際出願番号）：特願2003-318658
公開番号（公開出願番号）：特開2005-086102
出願日： 2003年09月10日
公開日（公表日）： 2005年03月31日
要約：
【課題】良好なピンチオフ特性を有する、高耐圧、高出力動作及び高出力化の新規な電界効果トランジスタ、及びその作製方法を提供する。【解決手段】 絶縁性の基板21上において、GaN緩衝層22、下側AlGaN障壁層23、GaNチャネル層24、上側AlGaN障壁層25、及びGaNキャップ層26を順次に形成する。さらに、GaNキャップ層26上に、オーミック性のソース電極27及びドレイン電極28を形成し、これらの電極間において整流性のゲート電極29を形成し、ダブルへテロ型の電界効果トランジスタ20を作製する。GaN緩衝層22及び下側AlGaN障壁層23間には、Al組成がGaN緩衝層22から下側AlGaN障壁層23に向けて増大するようにして傾斜した、AlGaN組成傾斜層31を設ける。【選択図】図3
請求項（抜粋）：
所定の基板と、 前記基板上に形成された緩衝層と、 前記緩衝層上に形成された組成傾斜層と、 前記組成傾斜層上に形成された下側障壁層と、 前記下側障壁層上に形成されたチャネル層と、 前記チャネル層上に形成された上側障壁層と、 前記上側障壁層上に形成されたオーミック性のソース電極及びドレイン電極と、 前記上側障壁層上において、前記ソース電極及び前記ドレイン電極間に設けられた整流性のゲート電極とを具え、 前記組成傾斜層は、少なくとも前記下側障壁層中の一元素を含み、この一元素の組成が前記組成傾斜層の厚さ方向に傾斜し、前記緩衝層及び前記下側障壁層間の伝導帯不連続の生成を抑制したことを特徴とする、電界効果トランジスタ。
IPC (3件)：
H01L21/338 ,  H01L29/778 ,  H01L29/812
FI (1件)：
H01L29/80 H
Fターム (21件)：
5F102FA00 ,  5F102FA01 ,  5F102FA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ10 ,  5F102GK04 ,  5F102GK08 ,  5F102GK09 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ03 ,  5F102GR07 ,  5F102GS01 ,  5F102GT01 ,  5F102GT03 ,  5F102HC01 ,  5F102HC07
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM