特許
J-GLOBAL ID：200903054440083720

不揮発性半導体メモリ

発明者：
作井 康司

作井 康司 について

, 
宮本 順一

宮本 順一 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-010676
公開番号（公開出願番号）：特開2000-149581
出願日： 1999年01月19日
公開日（公表日）： 2000年05月30日
要約：
【要約】【課題】【解決手段】 メモリセルアレイは、1個のメモリセルとこれを挟み込む2個のセレクトトランジスタとから構成されるユニットを有する。1ブロックには、1本のコントロールゲート線CGLが配置され、1本のコントロールゲート線CGLに接続されるメモリセルにより1ページが構成される。ビット線BLiには、ラッチ機能を持つセンスアンプ回路が接続される。データ書き換えは、まず、1ページ分のメモリセルのデータをセンスアンプ回路に読み出し、センスアンプ回路でデータの上書きを行い、ページ消去を行った後、センスアンプ回路のデータを1ページ分のメモリセルに書き込む。センスアンプ回路におけるデータの上書きにより、ページ単位又はバイト単位のデータ書き換えが可能となる。
請求項（抜粋）：
1個のメモリセルとこれを挟み込む2個のセレクトトランジスタとから構成されるメモリセルユニットを有するメモリセルアレイと、前記2個のセレクトトランジスタの一方に接続されるビット線と、前記ビット線に接続されるラッチ機能を持つセンスアンプ回路とを具備し、前記メモリセルは、フローティングゲートとコントロールゲートを有するスタックゲート構造を有することを特徴とする不揮発性半導体メモリ。
IPC (7件)：
G11C 16/06 ,  G11C 16/02 ,  G11C 16/04 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (5件)：
G11C 17/00 634 G ,  G11C 17/00 612 F ,  G11C 17/00 623 A ,  H01L 27/10 434 ,  H01L 29/78 371
Fターム (42件)：
5B025AA02 ,  5B025AB01 ,  5B025AC01 ,  5B025AC03 ,  5B025AD04 ,  5B025AD06 ,  5B025AD08 ,  5F001AA25 ,  5F001AB08 ,  5F001AC02 ,  5F001AC06 ,  5F001AD12 ,  5F001AD41 ,  5F001AD51 ,  5F001AD53 ,  5F001AE02 ,  5F001AE03 ,  5F001AE08 ,  5F001AE30 ,  5F001AH07 ,  5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083EP78 ,  5F083EP79 ,  5F083ER02 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER15 ,  5F083ER21 ,  5F083ER22 ,  5F083ER30 ,  5F083GA30 ,  5F083JA35 ,  5F083JA53 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA10
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM