特許
J-GLOBAL ID:200903043084350881
劣化を最少に抑えたSiCバイポーラ半導体デバイス
発明者:
,
,
,
,
,
,
出願人/特許権者:
代理人 (6件):
社本 一夫
, 増井 忠弐
, 小林 泰
, 千葉 昭男
, 富田 博行
, 大塚 住江
公報種別:公表公報
出願番号(国際出願番号):特願2003-541034
公開番号(公開出願番号):特表2005-508086
出願日: 2002年09月24日
公開日(公表日): 2005年03月24日
要約:
【課題】不良増殖による順方向電圧の上昇の問題を解消する。【解決手段】バイポーラ・デバイス30において、P型層34及びN+層32の層厚はそれぞれ、層内での少数キャリア拡散長よりも大きく設定されている。そのため、これら層34及び32における少数キャリア濃度は、界面41又は界面42に到達する前に、固有レベルに低下する。これにより、界面41及び42で発生する電子-正孔の再結合は無視でき、積層不良40がデバイス全域に増殖し続けるだけの十分なエネルギは得られないため、順方向電圧上昇が低減される。
請求項(抜粋):
バイポーラ構造であって、
炭化ケイ素基板と、
前記基板上の電圧遮断領域と、
前記電圧遮断領域に隣接する炭化ケイ素領域であるP型及びN型領域と
を備え、
前記P型領域及び前記N型領域の少なくとも一方は、当該領域における少数キャリア拡散長よりも大きい厚さを有する
ことを特徴とするバイポーラ構造。
IPC (1件):
FI (1件):
引用特許:
前のページに戻る