特許
J-GLOBAL ID：200903043111469314
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-183907
公開番号（公開出願番号）：特開2001-015738
出願日： 1999年06月29日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】トレンチIGBTで、セルの微細化を進めても、従来のプレーナ構造と同等の負荷短絡耐量を維持し、定常損失の低いトレンチ構造を実現する。【解決手段】N- 層コレクタ領域11の表層部に形成されたP+ ベース領域12とその表層部に選択的に形成されたN+ ソース領域13と、ソース領域中でストライプパターン状に、かつ、ベース領域を貫通する深さまで形成されたトレンチの各内壁面および基板表面に形成されたゲート絶縁膜14と、各トレンチ内部に埋め込まれたトレンチゲート電極15と、層間絶縁膜16と、層間絶縁膜とその下層のゲート絶縁膜の開口を通じてソース領域およびベース領域に共通にコンタクトする表面エミッタ電極17とを具備し、ソース領域は、隣り合うトレンチゲート電極の相互間でトレンチゲート電極平行方向に間欠的に存在し、トレンチ内側壁面のゲート絶縁膜に接触している。
請求項（抜粋）：
第1導電型の半導体基板と、前記半導体基板の表層部に形成され、前記第1導電型とは逆の第2導電型の半導体層からなるベース領域と、前記ベース領域の表層部に選択的に形成された第1導電型のソース領域と、前記ソース領域中で平面パターンが複数列のストライプパターン状に、かつ、前記ベース領域を貫通する深さまで形成されたトレンチの各内壁面および基板表面に形成されたゲート絶縁膜と、前記各トレンチの内部に埋め込まれたトレンチゲート電極と、前記基板上に堆積された層間絶縁膜と、前記層間絶縁膜およびその下の基板表面のゲート絶縁膜に開口されたソース・ベース引き出し用のコンタクトホールを通じて前記ソース領域の表面の一部およびベース領域の表面の一部に共通にコンタクトするソース・ベース電極とを具備し、前記ソース領域は、複数列の前記トレンチゲート電極の隣り合う相互間の領域で前記トレンチゲート電極に平行な方向に間欠的に存在するとともに前記トレンチ内側壁面のゲート絶縁膜に接触していることを特徴とする半導体装置。
IPC (3件)：
H01L 29/78
, H01L 21/8249
, H01L 27/06
H01L 29/78 653 A
, H01L 27/06 321 A
, H01L 29/78 655 A
5F048AB10
, 5F048AC05
, 5F048AC06
, 5F048BB06
, 5F048BB19
, 5F048BB20
, 5F048BC01
, 5F048BC02
, 5F048BC03
, 5F048BC12
, 5F048BD07
, 5F048BF02
, 5F048BF11
, 5F048CA03
, 5F048DA06
, 5F048DA08
