特許
J-GLOBAL ID：200903043267701560

半導体装置の製造方法

発明者：
牛膓 哲雄

牛膓 哲雄 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平9-101190
公開番号（公開出願番号）：特開平10-294290
出願日： 1997年04月18日
公開日（公表日）： 1998年11月04日
要約：
【要約】【課題】 タングステンシリサイド膜を備えたポリサイド構造を加工してゲート電極を形成した後に酸化性雰囲気で熱工程を行うと、タングステンシリサイド膜に膨れや突起等を生じて、電極間の耐圧の劣化を引き起こす。【解決手段】 金属シリサイド膜14を形成した後に第1の熱工程としてオフセット絶縁膜15の形成工程と第2の熱工程として酸素原子を含む雰囲気中で加熱して成膜処理を行うことで絶縁膜18を形成する工程を行う際に、オフセット絶縁膜15の形成工程と絶縁膜18の形成工程との間で、金属シリサイド膜14をエッチングにより加工してゲート電極17を形成した後に、窒素のみの雰囲気中でアニーリングを行うことにより課題の解決を図るという製造方法である。
請求項（抜粋）：
金属シリサイド膜を形成した後に第1の熱工程と第2の熱工程とを行う半導体装置の製造方法において、前記第1の熱工程と前記第2の熱工程との間で、前記金属シリサイド膜の加工を行った後に窒素のみの雰囲気中でアニーリングを行うことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/28 301 ,  H01L 21/768 ,  H01L 29/78
FI (3件)：
H01L 21/28 301 D ,  H01L 21/90 C ,  H01L 29/78 301 X
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM