特許
J-GLOBAL ID：200903043318893019

不揮発性半導体記憶装置、製造方法および書き込み方法

発明者：
藤原 一郎

藤原 一郎 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-069101
公開番号（公開出願番号）：特開2000-200842
出願日： 1999年03月15日
公開日（公表日）： 2000年07月18日
要約：
【要約】【課題】MONOS型等のメモリセルにおいて、良好なディスターブ特性、書き込み時の高速性を維持したまま動作電圧を低減する。【解決手段】基板表面に設けられた半導体のチャネル形成領域1a上にゲート絶縁膜6とゲート電極8が積層され、ゲート絶縁膜6内に平面的に離散化された電荷蓄積手段(窒化膜12膜中、およびトップ絶縁膜との界面付近のキャリアトラップ)を有する。ゲート絶縁膜6は、酸化シリコン膜より誘電率が大きく、かつFN電気伝導特性を示すFNトンネル膜10を含む。このため、ゲート絶縁膜6の酸化シリコン膜換算膜厚を薄膜化でき、低電圧化が可能である。さらに低電圧化するには、例えばゲート電極8上方に誘電膜を介して近接するプルアップ電極と、これに所定電圧を印加するプルアップゲートバイアス回路とを設け、容量結合によりゲート電極8を昇圧するとよい。
請求項（抜粋）：
基板と、当該基板表面に設けられた半導体のチャネル形成領域と、当該チャネル形成領域上に設けられたゲート絶縁膜と、当該ゲート絶縁膜上に設けられたゲート電極と、前記ゲート絶縁膜内に設けられ、少なくとも前記チャネル形成領域と対向する面内で平面的に離散化されている電荷蓄積手段とを有するメモリトランジスタを複数、ワード方向とビット方向に配置した不揮発性半導体記憶装置であって、前記ゲート絶縁膜は、ファウラーノルドハイム(FN)トンネリング電気伝導特性を示し、酸化シリコンより誘電率が大きい材料からなるFNトンネル膜を含む不揮発性半導体記憶装置。
IPC (4件)：
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2件)：
H01L 29/78 371 ,  H01L 27/10 434
Fターム (17件)：
5F001AA13 ,  5F001AA14 ,  5F001AC02 ,  5F001AF06 ,  5F001AF07 ,  5F001AG02 ,  5F001AG21 ,  5F083EP18 ,  5F083EP77 ,  5F083JA06 ,  5F083JA14 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083NA02 ,  5F083PR12 ,  5F083PR21
引用特許：
審査官引用 (4件)
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM