高速、低電圧不揮発性メモリ

発明者： , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平9-508445
公開番号（公開出願番号）：特表平10-507296
出願日： 1996年07月19日
公開日（公表日）： 1998年07月14日
要約：

【要約】読出動作中、ワード線をVccよりも高い電圧に充電することにより読出速度を上昇させる、低電圧EPROM。ワード線上に交互に電荷を置く2つの電圧ポンプ(17、18)は、温度に反応しない発振器(13)から互いに反対の位相の制御信号を受取る。2つの電圧ポンプ(17、18)からの電圧は、ゼロしきい値電圧のn型パスデバイス(PAn)を介してワード線(WL0n〜WL3n)に送られる。ゼロしきい値電圧のn型パスデバイス(PAn)は、その制御信号を第3の電圧ポンプ(19)から受取る。低電圧EPROMを標準5Vプログラム装置と互換可能にするために、各出力駆動回路は、低電圧Vcc条件下で使用する大型の出力ドライバ(55)と、標準5V Vcc条件下で使用する、より小さい出力ドライバ(57)とを含む。

請求項（抜粋）：

低電圧不揮発性メモリであって、各行がワード線によって識別されかつ各列がビット線によって識別されかつ各セルがワード線およびビット線によってアドレス指定が可能な、不揮発性メモリセルの行と列のメモリアレイを含み、前記ビット線はセンスアンプを介して出力駆動回路に結合され、さらに、前記アレイに関連した、読出動作を開始するための入力手段を含み、前記入力手段は読出動作に応答する発振器に結合されかつ読出動作に応答する電圧ポンプ回路に結合され、前記発振器は前記電圧ポンプ回路の周波数制御入力に結合され、前記電圧ポンプ回路はワード線に結合される、メモリ。

IPC (2件)：

G11C 16/06 , G11C 16/02

FI (2件)：

G11C 17/00 632 A , G11C 17/00 613

引用特許：

審査官引用 (8件)

特開平4-192196
半導体集積回路装置
公報種別：公開公報出願番号：特願平3-303633 出願人：富士通株式会社, 富士通ヴイエルエスアイ株式会社
昇圧電源回路および昇圧回路
公報種別：公開公報出願番号：特願平5-225382 出願人：ソニー株式会社

全件表示

前のページに戻る