特許
J-GLOBAL ID:200903043654991916

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 外川 英明
公報種別:公開公報
出願番号(国際出願番号):特願平11-087747
公開番号(公開出願番号):特開2000-286387
出願日: 1999年03月30日
公開日(公表日): 2000年10月13日
要約:
【要約】【課題】回路レイアウトの大幅な変更なく、しきい値を測定する回路、および、しきい値ばらつきを抑制する回路を提供する。【解決手段】複数個のMISFETで共有された複数の基板導電体領域を有し複数個のMISFETは同一の導電型を有し、複数の基板導電体領域は、互いに電気的に分離されていることを特徴とする半導体装置。
請求項(抜粋):
半導体基板上に形成された、複数個のMISFETで共有された第一の基板導電体領域と、複数個のMISFETで共有された第二の基板導電体領域と、複数個のMISFETで共有された第三の基板導電体領域と、前記第一の基板導電体領域に出力を接続された第一の電源ノードと、前記第二の基板導電体領域に出力を接続された第二の電源ノードと、前記第三の基板導電体領域に出力を接続された第三の電源ノードとを具備し、前記複数個のMISFETは同一の導電型を有し、前記第一の基板導電体領域と、前記第二の基板導電体領域と、前記第三の基板導電体領域とは、互いに電気的に分離され、前記第一の電源ノードの電圧は、前記第二の電源ノードの電圧よりも低く、前記第二の電源ノードの電圧は、前記第三の電源ノードの電圧よりも低く、前記第二の基板導電体領域の全面積は、前記第一の基板導電体領域の全面積よりも大きく、前記第二の基板導電体領域の全面積は、前記第三の基板導電体領域の全面積よりも大きいことを特徴とする半導体装置。
IPC (5件):
H01L 27/04 ,  H01L 21/822 ,  H01L 21/82 ,  H01L 21/8234 ,  H01L 27/088
FI (3件):
H01L 27/04 D ,  H01L 21/82 F ,  H01L 27/08 102 B
Fターム (36件):
5F038AV15 ,  5F038BB02 ,  5F038BG02 ,  5F038BG05 ,  5F038BG09 ,  5F038CA04 ,  5F038CA05 ,  5F038CD04 ,  5F038CD18 ,  5F038DF14 ,  5F038DT12 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20 ,  5F048AB02 ,  5F048AC03 ,  5F048BB06 ,  5F048BB07 ,  5F048BB14 ,  5F048BE02 ,  5F048BE09 ,  5F048BF06 ,  5F048BF07 ,  5F048BG14 ,  5F064AA03 ,  5F064BB01 ,  5F064CC10 ,  5F064CC12 ,  5F064DD22 ,  5F064DD35 ,  5F064DD39 ,  5F064EE34 ,  5F064EE35 ,  5F064EE51 ,  5F064FF08 ,  5F064FF26
引用特許:
出願人引用 (5件)
全件表示

前のページに戻る