特許

J-GLOBAL ID：200903043720691791

横型MOSトランジスタ

発明者： 南川 智宏
出願人/特許権者： 関西日本電気株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2002-222237
公開番号（公開出願番号）：特開2004-063918
出願日： 2002年07月31日
公開日（公表日）： 2004年02月26日
要約：

【課題】ソース・ドレイン間耐圧を下げずにオン抵抗を低減した横型MOSトランジスタを提供する。【解決手段】SOI基板30のシリコン層33には、表面層にシリコン酸化膜32まで到達していない所定深さのN+型ウェル領域34とシリコン酸化膜32まで到達したP+型ベース領域35とが所定距離離間して形成されている。ベース領域35とN+型ウェル領域34との間のシリコン層33の表面層には、ソース・ドレイン間耐圧に影響しない程度にシリコン層33より高い不純物濃度のN型不純物領域44が形成されている。そして、N+型ウェル領域34の表面層にN+型ウェル領域34端から所定距離離間してN++型ドレイン領域36が形成され、ベース領域35の表面層にベース領域35端からチャネル長として所定距離離間してN++型ソース領域37が形成されている。【選択図】 図1

請求項（抜粋）：

半導体支持基板上に埋込絶縁膜を形成し、この埋込絶縁膜上に半導体層を形成してなるSOI基板の半導体層に、ソース・ドレイン間耐圧を決定するPN接合を埋込絶縁膜まで到達して形成した一導電チャネル型の横型MOSトランジスタにおいて、 前記PN接合を、前記PN接合の耐圧を主分担する前記一導電チャネル型と同一の一導電型側の一導電型耐圧領域と、前記一導電チャネル型と反対の他導電型側の他導電型不純物領域とで形成し、 前記耐圧領域に前記PN接合から所定距離離間して一導電型ウェル領域を形成し、 前記PN接合と一導電型ウェル領域との間の前記耐圧領域の表面層に、前記ソース・ドレイン間耐圧に影響しない程度に前記耐圧領域より高い不純物濃度の一導電型不純物領域を形成したことを特徴とする横型MOSトランジスタ。

IPC (1件)：

H01L29/786

FI (2件)：

H01L29/78 616V ,  H01L29/78 616T

Fターム (29件)：

5F110AA07 ,  5F110AA13 ,  5F110AA30 ,  5F110BB12 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110EE22 ,  5F110EE45 ,  5F110FF02 ,  5F110FF12 ,  5F110FF23 ,  5F110GG02 ,  5F110GG12 ,  5F110GG32 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ07 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110HM02 ,  5F110HM12 ,  5F110HM14 ,  5F110NN02 ,  5F110NN35 ,  5F110NN62 ,  5F110NN66

引用特許：

審査官引用 (3件)

• 高耐圧半導体装置
  公報種別：公開公報   出願番号：特願平11-215318   出願人：株式会社東芝
• 半導体装置
  公報種別：公開公報   出願番号：特願平10-047515   出願人：株式会社デンソー
• 誘電体分離型半導体装置
  公報種別：公開公報   出願番号：特願平9-314030   出願人：松下電工株式会社