特許
J-GLOBAL ID：200903043813865919
フラッシュメモリのソースコンタクトモニタリング方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
中川 周吉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-373148
公開番号（公開出願番号）：特開2001-196482
出願日： 2000年12月07日
公開日（公表日）： 2001年07月19日
要約：
【要約】【課題】 ソース線をローカル相互接続方法を適用して形成するフラッシュメモリ素子において、接触面積の狭いソースコンタクトが接触されたか否かをフラッシュセルの過消去セル特性を用いて容易にモニタリングする方法を提供すること。【解決手段】 本発明に係るフラッシュメモリのソースコンタクトモニタリング方法は、ソース線がローカル相互接続方法で形成されたフラッシュメモリ素子を提供する段階と、ワード線には共通VG端子を連結し、最初のドレインコンタクトにはVD端子を連結するが、残りのドレインコンタクトはフローティングし、最後の共通ソースコンタクトにはVSS端子を連結するが、残りのソースコンタクトにはVS端子を連結する段階と、全てのセルが正常的なターンオン状態となるように前記各端子に過消去電圧を印加する段階と、前記VD端子から前記VSS端子への電流が流れるように前記各端子にテスト電圧を印加して電流の流れを確認する段階とを含んでなることを特徴とする。
請求項（抜粋）：
ソース線がローカル相互接続方法で形成されたフラッシュメモリ素子を提供する段階と、ワード線には共通VG端子を連結し、最初のドレインコンタクトにはVD端子を連結するが、残りのドレインコンタクトはフローティングし、最後の共通ソースコンタクトにはVSS端子を連結するが、残りのソースコンタクトにはVS端子を連結する段階と、全てのセルが正常的なターンオン状態となるように前記各端子に過消去電圧を印加する段階と、前記VD端子から前記VSS端子への電流が流れるように前記各端子にテスト電圧を印加して電流の流れを確認する段階とを含んでなることを特徴とするフラッシュメモリのソースコンタクトモニタリング方法。
IPC (6件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/04
, H01L 21/822
, H01L 27/115
H01L 29/78 371
, H01L 27/04 T
, H01L 27/10 434
